JPH073637Y2 - ボンディングパターン - Google Patents

ボンディングパターン

Info

Publication number
JPH073637Y2
JPH073637Y2 JP1989024503U JP2450389U JPH073637Y2 JP H073637 Y2 JPH073637 Y2 JP H073637Y2 JP 1989024503 U JP1989024503 U JP 1989024503U JP 2450389 U JP2450389 U JP 2450389U JP H073637 Y2 JPH073637 Y2 JP H073637Y2
Authority
JP
Japan
Prior art keywords
bonding pattern
bonding
chip
pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989024503U
Other languages
English (en)
Other versions
JPH02114931U (ja
Inventor
正行 清宮
Original Assignee
セイコー電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコー電子工業株式会社 filed Critical セイコー電子工業株式会社
Priority to JP1989024503U priority Critical patent/JPH073637Y2/ja
Publication of JPH02114931U publication Critical patent/JPH02114931U/ja
Application granted granted Critical
Publication of JPH073637Y2 publication Critical patent/JPH073637Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ICチップを搭載する回路基板に関し、特に千
鳥状に配設された第二ボンディングパターンに関する。
〔従来の技術〕 第２図に従来の千鳥状に配設された第２ボンディングパ
ターンを示す。
図面において第二ボンディングパターン1a及び1bは、各
々四角形で形成されており、かつICチップ２より近距離
の第二ボンディングパターン1aと遠距離の第二ボンディ
ングパターン1bとは一定の距離l1を持つように千鳥状に
配設されている。
〔考案が解決しようとする問題点〕
しかし乍らこれらのパターンでは、回路基板製造工程内
でパターン同志のショートが起こらないように、ICチッ
プ２より近距離の第二ボンディングパターン1aと、ICチ
ップ２より遠距離の第二ボンディングパターン1bとの間
にスキマl2を設ける必要があり、そのためにICチップ２
より遠距離の第二ボンディングパターン1bとICチップ２
上の第一ボンディングパターンとの間の距離l3が大きく
なってしまい、それだけ実装面積が大きくなってしまう
という欠点があった。
本考案は従来の上記欠点を除去する為になされたもので
あり、その目的とするところは実装面積を縮小化するこ
とを可能とした第二ボンディングパターンを提供するこ
とにある。
〔問題点を解決するための手段〕
本考案は、千鳥状に配設された第二ボンディングパター
ンを、各々互いに噛合状に配設することにした。
〔作用〕
これにより、ICチップ上の第一ボンディングパターンか
ら第二ボンディングパターンまでの距離を短縮すること
ができ実装面積を縮小することが可能となった。
〔実施例〕
次に本考案の実施例を図面に基づいて説明する。
第１図は本考案の実施例のボンディングパターンの要部
平面図である。
第１図に示すように、回路基板４上にICチップ２を実装
する。この時ICチップ２上の第一ボンディングパターン
３に相対応して、回路基板４上に、第一の端子配設部と
しての第二ボンディングパターン1Aと、第二の端子配設
部としての第二ボンディングパターン1Bとが各々２列に
しかも千鳥状に配設されている。しかもICチップ２から
より近距離にある第二ボンディングパターン1Aとそれよ
り遠距離にある第二ボンディングパターン1Bの各々の形
状は、図のようにそれぞれ互いに噛合状に形成配置され
ている。
図に明示されているように千鳥状に配設された第二ボン
ディングパターン1Aと第二ボンディングパターン1Bの各
々の間のスキマL2を第２図に示す従来のボンディングパ
ターン1aとボンディングパターン1B間のスキマl2を仮に
同距離（L2＝l1）としても、第二ボンディングパターン
1Aと第二ボンディングパターン1Bのそれぞれの中心の間
の有効距離L1は、第二図に示す従来のボンディングパタ
ーン1aとボンディングパターン1b間のそれぞれの中心の
間の有効距離l1より短縮（L2＜l1）することが可能とな
る。するとICチップ２上の第一ボンディングパターン３
と第二ボンディングパターン1Bとの間の距離L3は、第２
図に示す従来のICチップ２上の第一ボンディングパター
ン３と第二ボンディングパターン1bとの間の距離l3より
短縮（L3＜l3）することが可能となり、その分リードワ
イヤ５を短縮することができ、実装面積を縮小すること
が可能となる。
〔考案の効果〕
本考案によれば千鳥状に配設された第二ボンディングパ
ターンをそれぞれ噛合状に配設することができるので、
リードワイヤを短縮することができ、実装面積の縮小化
が可能となる。
【図面の簡単な説明】
第１図はこの考案の一実施例のボンディングパターンの
要部平面図、第２図は従来例の要部平面図である。 1A、1B……第二ボンディングパターン 1a、1b……第二ボンディングパターン ２……ICチップ ３……第一ボンディングパターン ４……回路基板 ５……リードワイヤ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】回路基板上にICチップを搭載し、ICチップ
    上の第一ボンディングパターンと回路基板上の第二ボン
    ディングパターンとの間をワイヤボンディングによって
    接続をとる回路基板のボンディングパターンにおいて、
    前記第二ボンディングパターンの各々が第一の端子配設
    部あるいは第二の端子配設部の一方を交互に有してい
    て、前記第一の端子配設部と第二の端子配設部とが千鳥
    状に配設されるとともに、噛合状に形成配置されている
    ことを特徴としたボンディングパターン。
JP1989024503U 1989-03-03 1989-03-03 ボンディングパターン Expired - Lifetime JPH073637Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989024503U JPH073637Y2 (ja) 1989-03-03 1989-03-03 ボンディングパターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989024503U JPH073637Y2 (ja) 1989-03-03 1989-03-03 ボンディングパターン

Publications (2)

Publication Number Publication Date
JPH02114931U JPH02114931U (ja) 1990-09-14
JPH073637Y2 true JPH073637Y2 (ja) 1995-01-30

Family

ID=31244405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989024503U Expired - Lifetime JPH073637Y2 (ja) 1989-03-03 1989-03-03 ボンディングパターン

Country Status (1)

Country Link
JP (1) JPH073637Y2 (ja)

Also Published As

Publication number Publication date
JPH02114931U (ja) 1990-09-14

Similar Documents

Publication Publication Date Title
US4942453A (en) IC package
JPH073637Y2 (ja) ボンディングパターン
JPS6318654A (ja) 電子装置
JPH05183055A (ja) 半導体装置
JPH0983116A (ja) プリント配線基板
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
JPH01205456A (ja) Ｌｓｉ用多ピンケース
JP3130724B2 (ja) 半導体集積回路装置
JPS5947462B2 (ja) 半導体装置用リ−ド構成
JPS5840614Y2 (ja) 半導体装置
JPH03152966A (ja) 半導体装置用リードフレーム
JPH03205859A (ja) 半導体装置
JPH08236672A (ja) リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法
JPH036840A (ja) 記録媒体
KR970007081Y1 (ko) 반도체 기억장치
JPH034043Y2 (ja)
JPH0126108Y2 (ja)
JP2694804B2 (ja) ピングリッドアレイ半導体パッケージ
JPH01179442A (ja) 表面実装型電子部品
JPS61139044A (ja) 半導体集積回路装置
JPH03138969A (ja) Ｉｃパッケージ
JPH03150869A (ja) メモリモジュール
JPS62114213A (ja) 集積回路
JPH0451553A (ja) 半導体装置
JPH0897323A (ja) 半導体パッケージ