JPH0897323A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0897323A JPH0897323A JP22815494A JP22815494A JPH0897323A JP H0897323 A JPH0897323 A JP H0897323A JP 22815494 A JP22815494 A JP 22815494A JP 22815494 A JP22815494 A JP 22815494A JP H0897323 A JPH0897323 A JP H0897323A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminals
- semiconductor package
- package body
- electrode
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】パッケージ本体に平面的に配置された電極端子
の配列ピッチやパッケージ本体のサイズを変えることな
く電極端子の数を増やすことのできる半導体パッケージ
を提供する。 【構成】パッケージ本体１１の下面に配設された電極端
子１２の配列パターンを正三角格子にしたことを特徴と
する。
の配列ピッチやパッケージ本体のサイズを変えることな
く電極端子の数を増やすことのできる半導体パッケージ
を提供する。 【構成】パッケージ本体１１の下面に配設された電極端
子１２の配列パターンを正三角格子にしたことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板に表面実
装される半導体パッケージに関するものである。
装される半導体パッケージに関するものである。
【０００２】
【従来の技術】従来、プリント基板に表面実装されるＬ
ＳＩ等の半導体パッケージは、図４に示すように、半導
体チップを内包したパッケージ本体１１の側面に複数の
電極端子１２を設けた構成のものが一般的であるが、最
近では、図３に示すように、パッケージ本体１１の下面
に複数の電極端子１２を正方格子状または千鳥正方格子
状に配設した構成のものも開発され、実用に供されてい
る。
ＳＩ等の半導体パッケージは、図４に示すように、半導
体チップを内包したパッケージ本体１１の側面に複数の
電極端子１２を設けた構成のものが一般的であるが、最
近では、図３に示すように、パッケージ本体１１の下面
に複数の電極端子１２を正方格子状または千鳥正方格子
状に配設した構成のものも開発され、実用に供されてい
る。
【０００３】
【発明が解決しようとする課題】ところで、図３に示す
ような半導体パッケージでは、図４に示した半導体パッ
ケージに比べて基板への実装面積を低減することが可能
であるが、電極端子１２の配列ピッチを変えることなく
電極端子１２の数を増やそうとした場合には、パッケー
ジ本体１１のサイズを大きくする必要がある。しかしな
がら、パッケージ本体１１のサイズを大きくすると、基
板への実装面積が増大することから、基板のサイズも大
きくしなければならないという問題があり、またパッケ
ージ本体１１の反りが大きくなるという問題があった。
ような半導体パッケージでは、図４に示した半導体パッ
ケージに比べて基板への実装面積を低減することが可能
であるが、電極端子１２の配列ピッチを変えることなく
電極端子１２の数を増やそうとした場合には、パッケー
ジ本体１１のサイズを大きくする必要がある。しかしな
がら、パッケージ本体１１のサイズを大きくすると、基
板への実装面積が増大することから、基板のサイズも大
きくしなければならないという問題があり、またパッケ
ージ本体１１の反りが大きくなるという問題があった。
【０００４】本発明は上記のような問題点に鑑みてなさ
れたもので、その目的はパッケージ本体に平面的に配置
された電極端子の配列ピッチやパッケージ本体のサイズ
を変えることなく電極端子の数を増やすことのできる半
導体パッケージを提供しようとするものである。
れたもので、その目的はパッケージ本体に平面的に配置
された電極端子の配列ピッチやパッケージ本体のサイズ
を変えることなく電極端子の数を増やすことのできる半
導体パッケージを提供しようとするものである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、電極端子の配列パターンを非正方格子
状または正三角格子状としたことを特徴とするものであ
る。
めに、本発明は、電極端子の配列パターンを非正方格子
状または正三角格子状としたことを特徴とするものであ
る。
【０００６】
【作用】パッケージ本体に平面的に配置された電極端子
の配列パターンを非正方格子状または正三角格子状とす
ることにより、電極端子の配列ピッチやパッケージ本体
のサイズを変えることなく電極端子の数を増やすことが
できる。
の配列パターンを非正方格子状または正三角格子状とす
ることにより、電極端子の配列ピッチやパッケージ本体
のサイズを変えることなく電極端子の数を増やすことが
できる。
【０００７】
【実施例】以下、本発明の一実施例を図１を参照して説
明する。図１において、１１は本発明の一実施例に係る
半導体パッケージのパッケージ本体であり、このパッケ
ージ本体１１の下面には、複数の電極端子１２が正三角
格子状に配設されている。これらの電極端子１２は半球
状に形成されており、パッケージ本体１１に内包された
半導体チップ（図示せず）と電気的に接続している。
明する。図１において、１１は本発明の一実施例に係る
半導体パッケージのパッケージ本体であり、このパッケ
ージ本体１１の下面には、複数の電極端子１２が正三角
格子状に配設されている。これらの電極端子１２は半球
状に形成されており、パッケージ本体１１に内包された
半導体チップ（図示せず）と電気的に接続している。
【０００８】このような構成の半導体パッケージは、パ
ッケージ本体１１のサイズを２６ｍｍ×２６ｍｍ、電極
端子１２の配列ピッチＰを１ｍｍとした場合に電極端子
１２の数が７１１個となる。これに対し、図３に示した
半導体パッケージは、パッケージ本体１１のサイズを２
６ｍｍ×２６ｍｍ、電極端子１２の配列ピッチを１ｍｍ
とした場合に電極端子１２の数が６２５個となる。
ッケージ本体１１のサイズを２６ｍｍ×２６ｍｍ、電極
端子１２の配列ピッチＰを１ｍｍとした場合に電極端子
１２の数が７１１個となる。これに対し、図３に示した
半導体パッケージは、パッケージ本体１１のサイズを２
６ｍｍ×２６ｍｍ、電極端子１２の配列ピッチを１ｍｍ
とした場合に電極端子１２の数が６２５個となる。
【０００９】従って、電極端子１２の配列パターンを正
三角格子とすることにより、電極端子１２の配列ピッチ
やパッケージ本体１１のサイズを変えることなく電極端
子１２の数を増やすことができる。
三角格子とすることにより、電極端子１２の配列ピッチ
やパッケージ本体１１のサイズを変えることなく電極端
子１２の数を増やすことができる。
【００１０】なお、上述した一実施例では電極端子１２
の配列パターンを正三角格子としたが、電極端子１２の
配列パターンを非正方格子としても同様の効果を得るこ
とができる。
の配列パターンを正三角格子としたが、電極端子１２の
配列パターンを非正方格子としても同様の効果を得るこ
とができる。
【００１１】また、電極端子１２の形状は半球状に限ら
れるものではなく、例えば図２の（ａ）に示すようなピ
ン形状のものや、あるいは図２の（ｂ）に示すような平
板形状のものでも良い。
れるものではなく、例えば図２の（ａ）に示すようなピ
ン形状のものや、あるいは図２の（ｂ）に示すような平
板形状のものでも良い。
【００１２】また、ピン形状の電極端子１２の長さは、
全て同じでなくても良い。すなわち、図１において、Ａ
−Ａ線より左側の領域に設けられた電極端子１２の長さ
をＡ−Ａ線より右側の領域に設けられた電極端子１２よ
りも長くしても良い。このようにすれば、基板の途中で
厚さの異なるような基板にも対応可能である。
全て同じでなくても良い。すなわち、図１において、Ａ
−Ａ線より左側の領域に設けられた電極端子１２の長さ
をＡ−Ａ線より右側の領域に設けられた電極端子１２よ
りも長くしても良い。このようにすれば、基板の途中で
厚さの異なるような基板にも対応可能である。
【００１３】なお、平板形状および半球状の電極端子１
２についても上記と同様に端子の長さを全て同じとする
必要はない。さらに、上述した一実施例ではパッケージ
本体１１の下面全面に複数の電極端子１２を均等に設け
たが、図５に示すように、パッケージ本体１１の下面中
央部を除く部分に複数の電極端子１２を正三角格子状ま
たは非正方格子状に配設したものでもよい。
２についても上記と同様に端子の長さを全て同じとする
必要はない。さらに、上述した一実施例ではパッケージ
本体１１の下面全面に複数の電極端子１２を均等に設け
たが、図５に示すように、パッケージ本体１１の下面中
央部を除く部分に複数の電極端子１２を正三角格子状ま
たは非正方格子状に配設したものでもよい。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
パッケージ本体に平面的に配置された電極端子の配列ピ
ッチやパッケージ本体のサイズを変えることなく電極端
子の数を増やすことのできる半導体パッケージを提供で
きる。
パッケージ本体に平面的に配置された電極端子の配列ピ
ッチやパッケージ本体のサイズを変えることなく電極端
子の数を増やすことのできる半導体パッケージを提供で
きる。
【図１】本発明の一実施例を示す図。
【図２】電極端子の変形例を示す図。
【図３】従来例を示す図。
【図４】従来例を示す図。
【図５】本発明の他の実施例を示す図。
１１…パッケージ本体 １２…電極端子
Claims (4)
- 【請求項１】 半導体チップを内包したパッケージ本体
に複数の電極端子を配設してなる半導体パッケージにお
いて、前記電極端子の配列パターンを非正方格子状また
は正三角格子状としたことを特徴とする半導体パッケー
ジ。 - 【請求項２】 前記電極端子は、半球形状のものである
請求項１記載の半導体パッケージ。 - 【請求項３】 前記電極端子は、ピン形状のものである
請求項１記載の半導体パッケージ。 - 【請求項４】 前記電極端子は、平板形状のものである
請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22815494A JPH0897323A (ja) | 1994-09-22 | 1994-09-22 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22815494A JPH0897323A (ja) | 1994-09-22 | 1994-09-22 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897323A true JPH0897323A (ja) | 1996-04-12 |
Family
ID=16872078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22815494A Pending JPH0897323A (ja) | 1994-09-22 | 1994-09-22 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897323A (ja) |
-
1994
- 1994-09-22 JP JP22815494A patent/JPH0897323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324985A (en) | Packaged semiconductor device | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JPH0332050A (ja) | Ｉｃパッケージ | |
| JPH0897323A (ja) | 半導体パッケージ | |
| JP2947244B2 (ja) | 半導体装置 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JPS6013186Y2 (ja) | 電気コネクタ | |
| JPS61128550A (ja) | 半導体装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| JPH06260583A (ja) | 半導体パッケージ | |
| JPS63283052A (ja) | 集積回路用パツケ−ジ | |
| JPH073637Y2 (ja) | ボンディングパターン | |
| JPS6125240B2 (ja) | ||
| JPH04364794A (ja) | 半導体モジュール | |
| JPH06283385A (ja) | チップ型コンデンサアレイ | |
| JPH04368159A (ja) | 半導体装置の端子形状 | |
| JPH03138969A (ja) | Ｉｃパッケージ | |
| JPH04355192A (ja) | Ｉｃカード | |
| JPH05267576A (ja) | 半導体集積回路 | |
| JPS6384057A (ja) | 半導体ケ−ス | |
| JPH02253647A (ja) | 半導体ケース | |
| JPH03256391A (ja) | 印刷配線基板 | |
| JPH036840A (ja) | 記録媒体 |