JPH0737324Y2

JPH0737324Y2 - 薄膜トランジスタ

Info

Publication number: JPH0737324Y2
Application number: JP14339188U
Authority: JP
Inventors: 直幸杉浦
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1988-11-04
Filing date: 1988-11-04
Publication date: 1995-08-23
Anticipated expiration: 2003-11-04
Also published as: JPH0265360U

Description

【考案の詳細な説明】［産業上の利用分野］本考案は、イメージセンサ、エレクトロルミネッセンス
ディスプレイ、液晶ディスプレイ等の駆動用に利用され
る薄膜トランジスタに係わり、特に、この製造途中にお
いて発生する静電気による絶縁破壊を防止できる薄膜ト
ランジスタの改良に関するものである。

［従来の技術］この種の薄膜トランジスタとしては、第６図〜第７図に
示すようにガラス基板（ａ）と、このガラス基板（ａ）
上に形成されたゲート電極（ｂ）と、このゲート電極
（ｂ）を被覆するゲート絶縁膜（ｃ）と、このゲート絶
縁膜（ｃ）上に被着された第一アモルファス半導体層
（ｄ）と、必要に応じてこの第一アモルファス半導体層
（ｄ）上の上記ゲート電極（ｂ）に相当する部位に設け
られ第一アモルファス半導体層（ｄ）を保護するための
保護膜（ｅ）と、上記第一アモルファス半導体層（ｄ）
上に設けられ３価又は５価の原子が混入されたオーミッ
クコンタクト用の第二アモルファス半導体層（ｆ）とこ
の第二アモルファス半導体層（ｆ）上に設けられ配線用
金属（ｍ）の上記第一アモルファス半導体層（ｄ）への
拡散を防止する拡散防止層（ｊ）にて形成されるソース
・ドレイン電極（ｇ）（ｈ）とでその主要部を構成す
る、通称『逆スタガー型』と称するものや、第８図〜第
９図に示すようにガラス基板（ａ）と、このガラス基板
（ａ）上に設けられた金属層（ｊ）とこの金属層（ｊ）
上に設けられたオーミックコンタクト用の第二アモルフ
ァス半導体層（ｆ）にて形成されその一部に配線部
（ｍ）（ｍ）が接続されたソース・ドレイン電極（ｇ）
（ｈ）と、これ等ソース・ドレイン電極（ｇ）（ｈ）上
並びにソース電極（ｇ）とドレイン電極（ｈ）間のガラ
ス基板（ａ）上に被着された第一アモルファス半導体層
（ｄ）と、この第一アモルファス半導体層（ｄ）を被着
する絶縁膜（ｅ）と、この絶縁膜（ｅ）上に形成された
ゲート電極（ｂ）とでその主要部を構成する、通称『ス
タガー型』と称するもの等が知られている。

そして、これ等の薄膜トランジスタにおいては上記ソー
ス・ドレイン電極（ｇ）（ｈ）間に電圧（V_D）を印加
し、かつ、ゲート電極（ｂ）にゲート電圧（V_g）を印加
することで上記第一アモルファス半導体層（ｄ）にチャ
ンネルが形成されトランジスタはON状態となってドレイ
ン電流（I_D）が流れる一方、上記ゲート電圧（V_g）を下
げていくと第一アモルファス半導体層（ｄ）にチャンネ
ルが形成されなくなりトランジスタはOFF状態になって
ドレイン電流（I_D）が流れなくなるもので、上述したよ
うなイメージセンサ、液晶ディスプレイの駆動用等に利
用されているものである。

［考案が解決しようとする課題］ところで、この種の薄膜トランジスタにおいては、上述
したようにゲート電極（ｂ）とソース・ドレイン電極
（ｇ）（ｈ）とが薄膜の絶縁膜（ｃ）と第一アモルファ
ス半導体層（ｄ）を介し分離して絶縁配置されているた
め、トランジスタの製造途上における搬送工程時等にお
いてガラス基板（ａ）が摩擦帯電された場合、第10図に
示すようにその静電荷がゲート電極（ｂ）やソース・ド
レイン電極（ｇ）（ｈ）の端部側角部に集中し易いこと
からゲート電極（ｂ）とソース・ドレイン電極（ｇ）
（ｈ）間において放電が起こってしまうことがあった。

このため、上記絶縁層（ｃ）や第一アモルファス半導体
層（ｄ）が破壊されてしまい、ゲート電極（ｂ）とソー
ス・ドレイン電極（ｇ）（ｈ）間が短絡して製造された
薄膜トランジスタが機能しなくなる問題点があった。

尚、ゲート電極（ｂ）のソース・ドレイン方向（α）の
長さ寸法を大きくしたりゲート絶縁膜（ｃ）の膜厚を大
きくし、ゲート電極（ｂ）の両端部とソース・ドレイン
電極（ｇ）（ｈ）の端部間距離を広げて上記放電現象を
防止する方法も考えられるが、かかる方法を採った場
合、前者においては薄膜トランジスタのソース・ドレイ
ン方向（α）の長さ寸法が広がるためトランジスタとし
ての集積度が悪くなる問題点があり、一方、後者におい
ては第一アモルファス半導体層（ｄ）にチャンネルが形
成され難くなるためゲート電圧（V_g）を大きく設定しな
ければならなくなる問題点があった。

［課題を解決するための手段］本考案は以上の問題点に着目してなされたもので、その
課題とするところは、トランジスタの製造途中において
発生する静電気による絶縁破壊が防止できる薄膜トラン
ジスタを提供することにある。

すなわち、上記課題を達成する第一の考案は、絶縁性基
板と、この基板に設けられた半導体層と、この半導体層
に接続されたソース・ドレイン電極と、絶縁層を介し上
記半導体層に対向して配置されたゲート電極とを備える
薄膜トランジスタを前提とし、上記半導体層がソース・ドレイン方向断面凹溝状に形成
されていると共にこの半導体層の底部幅寸法がゲート電
極のソース・ドレイン方向幅寸法より小さく形成されて
おり、上記半導体層の底部内面から側部内面に沿ってソ
ース・ドレイン電極が形成されていることを特徴とし、
好ましくは上記ソース・ドレイン電極の互いに対向しな
い側の端部が互いに反対方向に向けて折り曲げられてい
るものであり、また、同様に上記課題を達成する第二の考案は、上記第
一の考案における絶縁層が絶縁性基板から順に積層され
たエッチング剤難溶性の第一絶縁膜とエッチング剤可溶
性の第二絶縁膜とで構成され、第一絶縁膜とエッチング
処理により部分的に除去された第二絶縁膜とで形成され
る凹溝にソース・ドレイン電極を着膜させてソース・ド
レイン電極の互いに対向しない側の端部が折曲げ配置さ
れていることを特徴とするものである。

この様な技術的手段において上記絶縁性基板としては、
ガラス、石英等が使用でき、また、この基板に形成され
る半導体層としてはアモルファスシリコン、多結晶シリ
コン等がある。

また、上記半導体層に接続して配置されるソース・ドレ
イン電極、並びに絶縁層を介し半導体層に対向して配置
されるゲート電極については、例えば、アルミニウム
（Al）、クロム（Cr）、チタン（Ti）、タングステン
（Ｗ）、モリブデン（Mo）、ニッケル（Ni）、銅（C
u）、窒化チタン（TiN）、チタンタングステン（Ti
W）、タンタル（Ta）等の光不透過性の導電性材料や、
あるいは、酸化インジウム錫（ITO）、酸化錫（Sn
O₂）、酸化インジウム（In₂O₃）、酸化亜鉛（ZnO）等の
光透過性の導電性材料でこれを構成することができる。
尚、上記ソース・ドレイン電極については半導体層との
オーミックコンタクトを図るため、半導体層と上記導電
性材料間に３価又は５価の原子が混入されたアモルファ
スシリコン等のオーミックコンタクト用半導体層を介装
し、上記導電性材料とオーミックコンタクト用半導体層
でもってソース・ドレイン電極を形成する構成にしても
よい。この場合、混入させる３価又は５価の原子とし
て、ガリウム（Ga）、ボロン（Ｂ）、インジウム（I
n）、アルミニウム（Al）等の３価の原子や、リン
（Ｐ）、アンチモン（Sb）、ひ素（As）等の５価の原子
等が使用できる。

一方、上記ソース・ドレイン電極の互いに対向しない側
の端部を折曲げて配置する手段として絶縁性基板側にゲ
ート電極を備える『逆スタガー型』においては、上記絶
縁層にソース・ドレイン方向と直交する方向に沿って凹
溝を形成し、この凹溝にソース・ドレイン電極を着膜す
る方法が利用できる。尚、上記凹溝の形状については特
に制限ないが、ゲート電極に対向配置させる半導体層を
形成するための平面部を備えていることが必要である。

また、上記凹溝の形成手段としては、フォトリゾグラフ
ィー法を組込んだドライエッチング法やウエットエッチ
ング法等が利用でき、エッチング条件を適宜設定して上
記凹溝の深さ寸法を調整するものである。

この場合、第二の考案のように絶縁層をエッチング剤可
溶性の第一絶縁膜とエッチング剤難溶性の第二絶縁膜と
で構成するものについては上記絶縁層のエッチングが第
一絶縁膜で必ず止まるため、凹溝の深さ寸法を一定の値
に制御することが極めて簡便になる利点を有している。
そして、第二の考案に利用できる第一絶縁膜の構成材料
としては、エッチング剤がバッファードフッ酸（フッ酸
とフッ化アンモンを体積比で1:10の割合いで混合したも
の）の場合、酸化シリコン（Si_xO_y）等があり、一方、
この場合における第二絶縁膜の構成材料としては窒化シ
リコン（Si_xN_y）等があり、また、上記バッファードフ
ッ酸以外のエッチング剤としてテトラメチルアンモニウ
ムハイドロオキサイドを使用した場合には、第一絶縁膜
としてポリイミド樹脂等があり、一方、第二絶縁膜とし
て酸化シリコン（Si_xO_y）、窒化シリコン（Si_xN_y）等が
ある。

また、絶縁性基板側にソース・ドレイン電極を備える
『スタガー型』の薄膜トランジスタにおける上記の折曲
げ手段としては、絶縁性基板面上にソース・ドレイン方
向と直交する方向に沿って凸部を形成し、この凸部にソ
ース・ドレイン電極を着膜させることによりソース・ド
レイン電極の互いに対向しない側の端部を基板側に折曲
げ配置することができる。この場合、絶縁性基板に直接
凸部を形成する替わりに基板面上に絶縁層を形成し、こ
の絶縁層上に凸部を形成してもよい。また、凸部の形状
は上記凹溝と同様に任意であるが、半導体層を形成する
ための平面部を備えていることが必要である。更に、凸
部の形成方法については上記のフォトリゾグラフィー法
を組込んだドライエッチング法やウエットエッチング法
に加え、レーザカッティング法等が使用できる。

［作用］本考案によれば、半導体層をソース・ドレイン方向断面
凹溝状に形成すると共にこの半導体層の底部幅寸法をゲ
ート電極のソース・ドレイン方向幅寸法より小さく形成
し、上記半導体層の底部内面から側部内面に沿ってソー
ス・ドレイン電極を形成したので、結果としてこれらソ
ース・ドレイン電極の両端部がゲート電極のソース・ド
レイン方向両端部からそれぞれ離れて位置することにな
り、摩擦による静電荷が集中し易いゲート電極の端部と
ソース・ドレイン電極の端部間距離が広がってゲート電
極とソース・ドレイン電極間における放電現象を防止す
ることが可能となる。

［実施例］以下、本考案の実施例について図面を参照して詳細に説
明する。

◎第一実施例この実施例は本考案を『逆スタガー型』の薄膜トランジ
スタに適用したもので、第１図〜第２図に示すようにこ
の薄膜トランジスタはガラス基板（１）と、このガラス
基板（１）上に設けられたクロム（Cr）製ゲート電極
（２）と、このゲート電極（２）上に一様に設けられた
Si_xN_y製の第一絶縁膜（31）とこの第一絶縁膜（31）上
に設けられソース・ドレイン方向（α）と直交する方向
に沿って切欠部（32）を有するSi_xO_y製の第二絶縁膜（3
3）で形成されたゲート絶縁膜（３）と、上記第一絶縁
膜（31）の切欠部（32）と第二絶縁膜（33）とで形成さ
れる凹溝（４）と、上記ゲート絶縁膜（３）の凹溝
（４）に着膜されたイントリンシックアモルファスシリ
コン製の第一アモルファス半導体層（５）と、この第一
アモルファス半導体層（５）上の上記ゲート電極（２）
に相当する部位に設けられ第一アモルファス半導体層
（５）を保護するためのSi_xN_y製保護膜（６）と、上記
第一アモルファス半導体層（５）上に設けられオーミッ
クコンタクト用のｎ型アモルファスシリコン製第二アモ
ルファス半導体層（70）とクロム製の金属層（71）で形
成されるソース・ドレイン電極（７）（８）と、このソ
ース・ドレイン電極（７）（８）に接続された配線用金
属層（９）（９）とでその主要部が構成されているもの
である。

そして、この薄膜トランジスタにおいては、従来の薄膜
トランジスタと同様にソース・ドレイン電極（７）
（８）間に電圧（V_D）を印加し、かつ、ゲート電極
（２）にゲート電圧（V_g）を印加することで第一アモル
ファス半導体層（５）にチャンネルが形成されてドレイ
ン電流（I_D）が流れ、一方、上記ゲート電圧（V_g）を下
げていくと第一アモルファス半導体層（５）にチャンネ
ルが形成されなくなってドレイン電流（I_D）が流れなく
なるものである。

このとき、この薄膜トランジスタにおいては上記ゲート
絶縁膜（３）にソース・ドレイン方向（α）と直交する
方向に沿った凹溝（４）を備え、この凹溝（４）に第一
アモルファス半導体層（５）を介してソース・ドレイン
電極（７）（８）が着膜されているため、ソース・ドレ
イン電極（７）（８）の互いに対向しない側の端部（7
a）（8a）はゲート電極（２）から離れる方向へ折曲げ
て配置され、従来の薄膜トランジスタに較べてゲート電
極（２）の両端部とソース・ドレイン電極（７）（８）
の端部（7a）（8a）間距離（L1）（L1）、並びにゲート
電極（２）の両端部とソース・ドレイン電極（７）
（８）の他端側端部（7b）（8b）間距離（L2）（L2）が
広がることになる。

従って、トランジスタの製造途上における搬送工程等に
よりガラス基板（１）が摩擦帯電され、その静電荷がゲ
ート電極（２）の端部側角部やソース・ドレイン電極
（７）（８）の端部（7a）（8a）側角部等に集中した場
合でも放電現象が起こり難くなるため、ゲート電極
（２）とソース・ドレイン電極（７）（８）間に介装さ
れたゲート絶縁膜（３）や第一アモルファス半導体層
（５）等の絶縁破壊を防止することが可能になってゲー
ト電極（２）とソース・ドレイン電極（７）（８）間が
短絡しない利点を有している。

『薄膜トランジスタの製造工程』この薄膜トランジスタは以下に示すような各工程を経て
製造されているものである。

まず、ガラス基板（商品名コーニング7059）（１）上に
スパッタリング法にて500〜1000オングストロームのク
ロム（Cr）膜を一様に形成し、かつ、その面上にフォト
リゾグラフィー法によりパターン状のレジスト膜を形成
した後、硝酸第二セリウムアンモンと過酸化水素と水と
の混合物で構成されるエッチング剤を用いてウェットエ
ッチング処理を施し、第３図（Ａ）に示すようなゲート
電極（２）を形成する。

次いで、上記フォトレジスト膜を除去した後、真空条件
下においてSiH₄／NH₃を用いたプラズマCVD（ケミカル・
ベイパー・デポジッション、化学的気相成長法）法によ
り第一絶縁膜（31）用の厚さ3000オングストロームのア
モルファス窒化シリコン（Si_xN_y）製第一絶縁皮膜（3
4）を、また、SiH₄／N₂Oを用いたプラズマCVD法により
第二絶縁膜（33）用の厚さ3000オングストロームのアモ
ルファス酸化シリコン（Si_xO_y）製第二絶縁皮膜（35）
を連続的に着膜させる（第３図Ｂ参照）。

次に、上記真空条件を解いた状態でスピンナ装置により
第二絶縁皮膜（35）上にフォトレジスト膜（東京応化社
製ポジ型レジスト材料商品名OFPR−800）を均一に塗
布し、かつ、フォトマスクを介し光照射して露光部位の
フォトレジスト膜を現像剤により可溶性に変質させた
後、現像剤（東京応化社製ノンメタルデベロッパー商
品名NMD−３）により溶解除去して第３図（Ｃ）に示す
ようにレジスト膜（10）を形成し、更に、バッファード
フッ酸（フッ酸とフッ化アンモンを体積比1:10の割合い
で混合させた混合物）のエッチング剤を用いたウェット
エッチング法により上記レジスト膜（10）から露出する
第二絶縁皮膜（35）を除去し切欠部（32）を形成して第
一絶縁膜（31）と第二絶縁膜（33）の切欠部（32）とで
凹溝（４）を形成する。

尚、第３図（Ｃ）において切欠部（32）は勾配を有して
いるが、これはサイドエッチングによるものである。ま
た、上記バッファードフッ酸に対するアモルファス窒化
シリコン（Si_xN_y）とアモルファス酸化シリコン（Si
_xO_y）のエッチングレートは、アモルファス窒化シリコ
ン（Si_xN_y）のエッチング速度が200オングストローム/1
min、アモルファス酸化シリコン（Si_xO_y）のエッチング
速度が2000オングストローム/minであることから1/10で
あるため、第一絶縁皮膜（34）と第二絶縁皮膜（35）の
境界面近くでエッチングを容易に終了させることがで
き、深さ3000オングストロームの凹溝（４）を高い精度
でもって形成することができる。

次いで、上記レジスト膜（10）を除去した後第３図
（Ｄ）に示すように真空条件下においてSiH₄を用いたプ
ラズマCVD法により厚さ500〜1000オングストロームのイ
ントリンシックアモルファスシリコン（ｉ−Si）製半導
体皮膜（５′）を、また、SiH₄／NH₃を用いたプラズマC
VD法により厚さ1000〜2000オングストロームのアモルフ
ァス窒化シリコン（Si_xN_y）製保護膜形成用皮膜
（６′）とを連続的に着膜させ、かつ、その面上にフォ
トリゾグラフィー法により第３図（Ｅ）に示すようなパ
ターン状のレジスト膜（11）を形成し、更に、上記バッ
ファードフッ酸のエッチング剤を用いたウェットエッチ
ング法により上記レジスト膜（11）から露出する保護膜
形成用皮膜（６′）を除去して保護膜（６）を形成する
（第３図Ｆ参照）。

次いで、上記レジスト膜（11）を除去し、保護膜（６）
が形成されたガラス基板（１）表面について脱脂処理、
洗浄処理を施した後、第４図（Ｇ）に示すようにSiH₄／
PH₃を用いたプラズマCVD法により厚さ1000〜2000オング
ストロームのｎ型アモルファスシリコン製第二半導体皮
膜（72）を着膜し、更にスパッタリング法によりこの上
面に1000〜2000オングストローム厚のクロム製金属皮膜
（73）を着膜させる。

更に、この面上にフォトレジスト膜を塗布形成し、上述
したフォトリソグラフィー法により第４図（Ｈ）に示す
ようなレジスト膜（12）（12）を形成した後、硝酸第二
セリウムアンモンと過酸化水素と水との混合物で構成さ
れるエッチング剤を用いてウェットエッチング処理によ
り露出するクロム製金属皮膜（73）を除去し、かつ、フ
ッ酸と硝酸とリン酸とを体積比1:10:50の割合いで混合
させたエッチング剤を用いたウェットエッチング法によ
り露出するｎ型アモルファスシリコン製第二半導体皮膜
（72）を溶解除去して、第３図（Ｉ）に示すように第二
アモルファス半導体層（70）と金属層（71）とで構成さ
れるソース・ドレイン電極（７）（８）を形成する。

そして、この面上に１μｍ厚のアルミニウム（Al）製金
属膜を一様に着膜し、上述したフォトリソグラフィー
法、並びにリン酸、硝酸、酢酸の混合エッチング剤を用
いたウェットエッチング法により不要な金属膜を除去し
て金属層（９）（９）を形成し、第３図（Ｊ）に示すよ
うな薄膜トランジスタを得るものである。

◎第二実施例この実施例は本考案を『スタガー型』の薄膜トランジス
タに適用したもので、第４図〜第５図に示すようにガラ
ス基板（１）と、この基板（１）上に設けられた絶縁体
層（15）と、この絶縁体層（15）のソース・ドレイン方
向（α）と直交する方向に沿って設けられた凸部（40）
と、この凸部（40）に設けられオーミックコンタクト用
のｎ型アモルファスシリコン製第二アモルファス半導体
（70）とクロム製の金属層（71）で形成されその一部に
金属層（９）（９）が接続されたソース・ドレイン電極
（７）（８）と、このソース・ドレイン電極（７）
（８）上、並びにソース電極（７）とドレイン電極
（８）間の凸部（40）平面上に設けられたイントリンシ
ックアモルファスシリコン製の第一アモルファス半導体
層（５）と、この第一アモルファス半導体層（５）を被
覆するSi_xN_y製の絶縁膜（20）と、この絶縁膜（20）上
に形成されたクロム製のゲート電極（２）とでその主要
部が構成されるものである。

そして、この実施例に係る薄膜トランジスタにおいても
ガラス基板（１）にソース・ドレイン方向（α）と直交
する方向に沿った凸部（40）を備え、この凸部（40）に
ソース・ドレイン電極（７）（８）が着膜されているた
め、ソース・ドレイン電極（７）（８）の互いに対向し
ない側の端部（7a）（8a）はゲート電極（２）から離れ
る方向へ折曲げて配置され、従来の薄膜トランジスタに
較べてゲート電極（２）の両端部とソース・ドレイン電
極（７）（８）の端部（7a）（8a）間距離（L1）（L
1）、並びにゲート電極（２）の両端部とソース・ドレ
イン電極（７）（８）の他端側端部（7b）（8b）間距離
（L2）（L2）が広がることになる。

従って、トランジスタの製造途上における搬送工程等に
よりガラス基板（１）が摩擦帯電され、その静電荷がゲ
ート電極（２）の端部側角部やソース・ドレイン電極
（７）（８）の端部（7a）（8a）側角部等に集中した場
合でも放電現象が起こり難くなるため、ゲート電極
（２）とソース・ドレイン電極（７）（８）間に介装さ
れた絶縁膜（20）や第一アモルファス半導体層（５）等
の絶縁破壊を防止することが可能になってゲート電極
（２）とソース・ドレイン電極（７）（８）間が短絡し
ない利点を有している。

［考案の効果］以上のように、本考案は、半導体層がソース・ドレイン
方向断面凹溝状に形成されていると共にこの半導体層の
底部幅寸法がゲート電極のソース・ドレイン方向幅寸法
より小さく形成されており、しかも、ソース・ドレイン
電極が上記半導体層の底部内面から側部内面に沿って形
成されているので、摩擦による静電荷が集中し易いゲー
ト電極の端部とソース・ドレイン電極の端部間距離が広
がってゲート電極とソース・ドレイン電極間における放
電現象を防止することが可能となる。

従って、トランジスタ製造時における絶縁層や半導体層
の絶縁破壊が起こらなくなるため、短絡欠陥のない薄膜
トランジスタを確実に製造できる効果を有している。

【図面の簡単な説明】

第１図〜第３図は本考案の第一実施例を示しており、第
１図はこの実施例に係る薄膜トランジスタの構成斜視
図、第２図は第１図のII−II面断面図、第３図（Ａ）〜
（Ｊ）は第一実施例に係る薄膜トランジスタの製造工程
を示す説明図を夫々示し、また、第４図〜第５図は本考
案の第二実施例を示しており、第４図はこの実施例に係
る薄膜トランジスタの構成斜視図、第５図は第４図のＶ
−Ｖ面断面図を示し、また、第６図及び第８図は従来に
おける薄膜トランジスタの構成斜視図、第７図は第６図
のVII−VII面断面図、第９図は第８図のIX−IX面断面
図、第10図は第９図のＡで示す部位の拡大図を示してい
る。［符号説明］（１）……基板（２）……ゲート電極（３）……ゲート絶縁膜（４）……凹溝（５）……第一アモルファス半導体層（７）……ソース電極（８）……ドレイン電極

Claims

【実用新案登録請求の範囲】

【請求項１】絶縁性基板と、この基板に設けられた半導
体層と、この半導体層に接続されたソース・ドレイン電
極と、絶縁層を介して上記半導体層に対向して配置され
たゲート電極とを備える薄膜トランジスタにおいて、上記半導体層がソース・ドレイン方向断面凹溝状に形成
されていると共にこの半導体層の底部幅寸法がゲート電
極のソース・ドレイン方向幅寸法より小さく形成されて
おり、上記半導体層の底部内面から側部内面に沿ってソ
ース・ドレイン電極が形成されていることを特徴とする
薄膜トランジスタ。
【請求項２】上記絶縁層が絶縁基板から順に積層された
エッチング剤難溶性の第一絶縁膜とエッチング剤可溶性
の第二絶縁膜とで構成され、第一絶縁膜とエッチング処
理により部分的に除去された第二絶縁膜とで形成される
凹溝にソース・ドレイン電極を着膜させてソース・ドレ
イン電極の互いに対向しない側の端部が折曲げ配置され
ていることを特徴とする実用新案登録請求の範囲第１項
記載の薄膜トランジスタ。