JPH0737896A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0737896A JPH0737896A JP5182946A JP18294693A JPH0737896A JP H0737896 A JPH0737896 A JP H0737896A JP 5182946 A JP5182946 A JP 5182946A JP 18294693 A JP18294693 A JP 18294693A JP H0737896 A JPH0737896 A JP H0737896A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- emitter
- collector
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 占有面積の小さいバイポーラトランジスタか
らなる半導体装置を提供する。 【構成】 第１導電型基板の素子分離領域によって区画
された素子形成領域に、トレンチが配設され、トレンチ
開口部の縁領域とトレンチ底部の下領域にそれぞれ第２
導電型のコレクタとエミッタが配設され、トレンチ側壁
に絶縁膜が配設されると共にポリシリコン層が埋設さ
れ、隣り合う他の素子形成領域に第１導電型のベースが
形成され、コレクタ、ポリシリコン層及びベースにそれ
ぞれコレクタ、エミッタ及びベースの各電極が接続され
る。
らなる半導体装置を提供する。 【構成】 第１導電型基板の素子分離領域によって区画
された素子形成領域に、トレンチが配設され、トレンチ
開口部の縁領域とトレンチ底部の下領域にそれぞれ第２
導電型のコレクタとエミッタが配設され、トレンチ側壁
に絶縁膜が配設されると共にポリシリコン層が埋設さ
れ、隣り合う他の素子形成領域に第１導電型のベースが
形成され、コレクタ、ポリシリコン層及びベースにそれ
ぞれコレクタ、エミッタ及びベースの各電極が接続され
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
更に詳しくは、バイポーラトランジスタを搭載する半導
体装置に関する。
更に詳しくは、バイポーラトランジスタを搭載する半導
体装置に関する。
【０００２】
【従来の技術】従来のラテラルＰＮＰバイポーラトラン
ジスタの作成方法は、トレンチを用いない第１の方法と
用いる第２の方法とがある。第１の方法は、次の通りで
ある。まず図４（ａ）に示すように、Ｎ-シリコン基板
５１の基板上を酸化して酸化膜を形成し、この上にナイ
トライドデポジションを行い、フォト、ナイトライドエ
ッチによってラテラルＰＮＰバイポーラトランジスタが
形成され活性領域となる部分にのみナイトライドを残
し、ロコス酸化を行ってロコス酸化膜５２を形成する。
次にナイトライドを除去する。
ジスタの作成方法は、トレンチを用いない第１の方法と
用いる第２の方法とがある。第１の方法は、次の通りで
ある。まず図４（ａ）に示すように、Ｎ-シリコン基板
５１の基板上を酸化して酸化膜を形成し、この上にナイ
トライドデポジションを行い、フォト、ナイトライドエ
ッチによってラテラルＰＮＰバイポーラトランジスタが
形成され活性領域となる部分にのみナイトライドを残
し、ロコス酸化を行ってロコス酸化膜５２を形成する。
次にナイトライドを除去する。
【０００３】図４（ｂ）に示すようにエミッタ、コレク
タとなる部分をレジスト膜５３を用いてフォトで開口し
49ＢＦ2 +５４をイオン注入し、Ｐ+層５５を形成する。
図４（ｃ）に示すようにベース取り出し拡散となる部分
をレジスト膜５５を用いてフォトで開口し75Ａｓ+５６
をイオン注入しＮ+層５７を形成する。図４（ｄ）に示
すように、ＮＳＧ（ノンドープトシリケートガラス）と
ＢＰＳＧ（ホウ素、リンドープトシリケートガラス）を
デポジションして絶縁層５８を形成し、コンタクトをフ
ォト、エッチで開口し、メタルをデポジションし、フォ
ト、エッチで配線５９を形成し、ラテラルＰＮＰバイポ
ーラトランジスタを形成する。従来のラテラルＰＮＰバ
イポーラトランジスタの平面図を図６（ｂ）に示す。こ
の構造のラテラルＰＮＰバイポーラトランジスタでは、
電流はウエハ表面上をエミッタからコレクタへ横方向に
流れる。
タとなる部分をレジスト膜５３を用いてフォトで開口し
49ＢＦ2 +５４をイオン注入し、Ｐ+層５５を形成する。
図４（ｃ）に示すようにベース取り出し拡散となる部分
をレジスト膜５５を用いてフォトで開口し75Ａｓ+５６
をイオン注入しＮ+層５７を形成する。図４（ｄ）に示
すように、ＮＳＧ（ノンドープトシリケートガラス）と
ＢＰＳＧ（ホウ素、リンドープトシリケートガラス）を
デポジションして絶縁層５８を形成し、コンタクトをフ
ォト、エッチで開口し、メタルをデポジションし、フォ
ト、エッチで配線５９を形成し、ラテラルＰＮＰバイポ
ーラトランジスタを形成する。従来のラテラルＰＮＰバ
イポーラトランジスタの平面図を図６（ｂ）に示す。こ
の構造のラテラルＰＮＰバイポーラトランジスタでは、
電流はウエハ表面上をエミッタからコレクタへ横方向に
流れる。
【０００４】第２の方法は、次の通りである。まず図５
（ａ）に示すように、基板６０を酸化して酸化膜６１を
形成し、レジスト膜６２を用いて酸化膜エッチ、シリコ
ンエッチを行いトレンチ６３を形成する。図５（ｂ）に
示すように、トレンチ側壁にエミッタ、コレクタになる
Ｐ型不純物をドーピングしＰ+層６４を形成する。これ
は、ジボランなどを用いて拡散法により行う。続いてポ
リシリコンデポジションし、Ｐ+をドーピングする。こ
れは、49ＢＦ2 +イオン注入などで行う。そして、フォ
ト、ポリシリコンエッチを行ってＰ+ポリシリコン層６
５を形成する。
（ａ）に示すように、基板６０を酸化して酸化膜６１を
形成し、レジスト膜６２を用いて酸化膜エッチ、シリコ
ンエッチを行いトレンチ６３を形成する。図５（ｂ）に
示すように、トレンチ側壁にエミッタ、コレクタになる
Ｐ型不純物をドーピングしＰ+層６４を形成する。これ
は、ジボランなどを用いて拡散法により行う。続いてポ
リシリコンデポジションし、Ｐ+をドーピングする。こ
れは、49ＢＦ2 +イオン注入などで行う。そして、フォ
ト、ポリシリコンエッチを行ってＰ+ポリシリコン層６
５を形成する。
【０００５】図５（ｃ）に示すように、ベース取り出し
拡散になるＮ+形成のため、レジスト膜６６を用いて酸
化膜エッチ、75Ａｓ+６７のイオン注入を行う。図５
（ｄ）に示すように、ＮＳＧとＢＰＳＧをデポジション
して絶縁膜６８を形成し、コンタクトをフォト、エッチ
で開口し、メタルデポジションし、フォト、エッチで配
線６９を形成し、ラテラルＰＮＰバイポーラトランジス
タを形成する。トレンチ型ラテラルＰＮＰバイポーラト
ランジスタの平面図を図６（ａ）に示す（特開平２−２
８３０３０号公報）。
拡散になるＮ+形成のため、レジスト膜６６を用いて酸
化膜エッチ、75Ａｓ+６７のイオン注入を行う。図５
（ｄ）に示すように、ＮＳＧとＢＰＳＧをデポジション
して絶縁膜６８を形成し、コンタクトをフォト、エッチ
で開口し、メタルデポジションし、フォト、エッチで配
線６９を形成し、ラテラルＰＮＰバイポーラトランジス
タを形成する。トレンチ型ラテラルＰＮＰバイポーラト
ランジスタの平面図を図６（ａ）に示す（特開平２−２
８３０３０号公報）。
【０００６】
【発明が解決しようとする課題】従来の第１の方法のラ
テラルＰＮＰバイポーラトランジスタは、ベース領域が
ウエハ表面上にあり、電流がエミッタからコレクタへ横
方向に流れる。このためトランジスタは、占有面積が大
きくなりかつ、大電流を流すことができないという問題
がある。
テラルＰＮＰバイポーラトランジスタは、ベース領域が
ウエハ表面上にあり、電流がエミッタからコレクタへ横
方向に流れる。このためトランジスタは、占有面積が大
きくなりかつ、大電流を流すことができないという問題
がある。
【０００７】従来の第２の方法のトレンチ型ラテラルＰ
ＮＰバイポーラトランジスタは、エミッタとコレクタの
向かい合う面積が大きいため、大電流を流せる。しかし
トレンチ側壁から横方向に拡散するため、エミッタとコ
レクタのスペースを十分にとる必要がある。このためト
ランジスタ占有面積が大きくなり、高集積化出来ないと
いう問題がある。
ＮＰバイポーラトランジスタは、エミッタとコレクタの
向かい合う面積が大きいため、大電流を流せる。しかし
トレンチ側壁から横方向に拡散するため、エミッタとコ
レクタのスペースを十分にとる必要がある。このためト
ランジスタ占有面積が大きくなり、高集積化出来ないと
いう問題がある。
【０００８】この発明は、上記問題を解決するためにな
されたものであって、占有面積が小さく、大電流を流す
ことができるバイポーラトランジスタかなる半導体装置
を提供するものである。
されたものであって、占有面積が小さく、大電流を流す
ことができるバイポーラトランジスタかなる半導体装置
を提供するものである。
【０００９】
【課題を解決するための手段】この発明によれば、第１
導電型基板に、素子分離領域によって区画された素子形
成領域を有し、１つの素子形成領域に３又は５以上の第
２導電型拡散層が並設され交互にコレクタとエミッタを
構成し、これにコレクタ電極とエミッタ電極を交互に電
気的に接続し、隣り合う他の素子形成領域に第１導電型
拡散層が配設されベースを構成し、これにベース電極を
電気的に接続してバイポーラトランジスタを構成してな
る半導体装置において、上記第２導電型拡散層が、素子
形成領域に配設された１又は２以上のトレンチの開口部
の縁領域とトレンチの底部の下領域に配設されそれぞれ
コレクタとエミッタを構成し、トレンチ内にコレクタと
エミッタを電気的に絶縁する絶縁膜並びにエミッタとエ
ミッタ電極とを接続する導電層が埋設されてなる半導体
装置が提供される。
導電型基板に、素子分離領域によって区画された素子形
成領域を有し、１つの素子形成領域に３又は５以上の第
２導電型拡散層が並設され交互にコレクタとエミッタを
構成し、これにコレクタ電極とエミッタ電極を交互に電
気的に接続し、隣り合う他の素子形成領域に第１導電型
拡散層が配設されベースを構成し、これにベース電極を
電気的に接続してバイポーラトランジスタを構成してな
る半導体装置において、上記第２導電型拡散層が、素子
形成領域に配設された１又は２以上のトレンチの開口部
の縁領域とトレンチの底部の下領域に配設されそれぞれ
コレクタとエミッタを構成し、トレンチ内にコレクタと
エミッタを電気的に絶縁する絶縁膜並びにエミッタとエ
ミッタ電極とを接続する導電層が埋設されてなる半導体
装置が提供される。
【００１０】この発明の半導体装置は、例えば次のよう
にして製造することができる。まず、第１導電シリコン
基板に公知の方法によって素子分離領域を形成し、素子
形成領域を区画する。素子分離領域の形成は、例えばロ
コス法等が用いられる。次に、素子形成領域にフォトリ
ソグラフィ法によってトレンチを形成する。トレンチ
は、１でもよいが２以上でもよい。このトレンチは、幅
が通常１〜２μｍ深さが通常３〜４μｍである。
にして製造することができる。まず、第１導電シリコン
基板に公知の方法によって素子分離領域を形成し、素子
形成領域を区画する。素子分離領域の形成は、例えばロ
コス法等が用いられる。次に、素子形成領域にフォトリ
ソグラフィ法によってトレンチを形成する。トレンチ
は、１でもよいが２以上でもよい。このトレンチは、幅
が通常１〜２μｍ深さが通常３〜４μｍである。
【００１１】次に、ＣＶＤ法によってトレンチ内を含む
領域に酸化シリコン層を積層し、異方性ドライエッチン
グ法によってエッチングしてトレンチ側壁に沿って絶縁
膜（サイドウォールスペーサ）を形成する。この絶縁膜
は、後工程で形成するトレンチの開口部の縁領域に配設
される第２導電型拡散層（コレクタ）とトレンチの底部
の下領域に配設される第２導電型拡散層（エミッタ）に
接続する導電層とを絶縁するためのものである。この膜
厚は、通常０．２〜０．３μｍである。
領域に酸化シリコン層を積層し、異方性ドライエッチン
グ法によってエッチングしてトレンチ側壁に沿って絶縁
膜（サイドウォールスペーサ）を形成する。この絶縁膜
は、後工程で形成するトレンチの開口部の縁領域に配設
される第２導電型拡散層（コレクタ）とトレンチの底部
の下領域に配設される第２導電型拡散層（エミッタ）に
接続する導電層とを絶縁するためのものである。この膜
厚は、通常０．２〜０．３μｍである。
【００１２】次に、トレンチが形成されていない素子形
成領域をフォトレジスト膜でマスクしてトレンチが形成
された素子形成領域の上から第２導電型の不純物をイオ
ン注入し、トレンチ開口部の縁領域及びトレンチ底部の
下領域に第２導電型拡散層を形成する。この第２導電型
拡散層は、トレンチ開口部の縁領域がコレクタとなり、
トレンチ底部の下領域がエミッタとなる。
成領域をフォトレジスト膜でマスクしてトレンチが形成
された素子形成領域の上から第２導電型の不純物をイオ
ン注入し、トレンチ開口部の縁領域及びトレンチ底部の
下領域に第２導電型拡散層を形成する。この第２導電型
拡散層は、トレンチ開口部の縁領域がコレクタとなり、
トレンチ底部の下領域がエミッタとなる。
【００１３】次にトレンチが形成された素子形成領域を
フォトレジスト膜でマスクしてトレンチが形成されてい
ない素子形成領域の上から第１導電型の不純物をイオン
注入し、第１導電型拡散層を形成する。この第１導電型
拡散層は、ベースとなる。この工程は、トレンチに導電
層を形成した後に行うこともできる。次にトレンチの中
を含む領域に導電体を積層し、少なくともトレンチ内の
みに導電体が残るようにエッチバックして導電層を形成
する。この導電体は、電極用の金属でもよいが、第２導
電型不純物を含有するポリシリコンが好ましい。
フォトレジスト膜でマスクしてトレンチが形成されてい
ない素子形成領域の上から第１導電型の不純物をイオン
注入し、第１導電型拡散層を形成する。この第１導電型
拡散層は、ベースとなる。この工程は、トレンチに導電
層を形成した後に行うこともできる。次にトレンチの中
を含む領域に導電体を積層し、少なくともトレンチ内の
みに導電体が残るようにエッチバックして導電層を形成
する。この導電体は、電極用の金属でもよいが、第２導
電型不純物を含有するポリシリコンが好ましい。
【００１４】この導電層は、トレンチ底部の下領域のエ
ミッタと接続しかつ、トレンチ開口部の縁領域のコレク
タとは絶縁膜（サイドウォールスペーサ）によって絶縁
されている。次に、全面に絶縁層を形成し、コレクタ、
エミッタ及びベースのコンタクトをフォトリソグラフィ
法で開口し、電極用の金属を堆積しフォト、エッチを行
ってコレクタ電極、エミッタ電極及びベース電極を形成
し、バイポーラトランジスタを形成し、半導体装置を完
成する。
ミッタと接続しかつ、トレンチ開口部の縁領域のコレク
タとは絶縁膜（サイドウォールスペーサ）によって絶縁
されている。次に、全面に絶縁層を形成し、コレクタ、
エミッタ及びベースのコンタクトをフォトリソグラフィ
法で開口し、電極用の金属を堆積しフォト、エッチを行
ってコレクタ電極、エミッタ電極及びベース電極を形成
し、バイポーラトランジスタを形成し、半導体装置を完
成する。
【００１５】
【作用】トレンチの形成によって、第２導電型拡散層を
トレンチ開口部の縁領域とトレンチ底部の下領域に配設
しそれぞれコレクタとエミッタを構成し、トレンチの側
壁に配設された薄い絶縁膜がコレクタとエミッタに接続
するポリシリコン層との絶縁を小さい占有面積で達成す
る。
トレンチ開口部の縁領域とトレンチ底部の下領域に配設
しそれぞれコレクタとエミッタを構成し、トレンチの側
壁に配設された薄い絶縁膜がコレクタとエミッタに接続
するポリシリコン層との絶縁を小さい占有面積で達成す
る。
【００１６】
【実施例】この発明の実施例を図面を用いて説明する。 実施例１ 図１（ａ）に示すように、Ｎ-基板（１×１０16cm-3）
１上を２５０Å酸化し、ナイトライドデポジション１２
００Åを行い、フォト、ナイトライドドライエッチによ
って、バイポーラトランジスタが形成され活性領域とな
る部分にのみナイトライドを残し、レジスト除去、ロコ
ス酸化法によって６０００Åのロコス酸化膜２の形成を
行う。次にナイトライドを除去する。
１上を２５０Å酸化し、ナイトライドデポジション１２
００Åを行い、フォト、ナイトライドドライエッチによ
って、バイポーラトランジスタが形成され活性領域とな
る部分にのみナイトライドを残し、レジスト除去、ロコ
ス酸化法によって６０００Åのロコス酸化膜２の形成を
行う。次にナイトライドを除去する。
【００１７】図１（ｂ）に示すように、トレンチエッチ
する部分をレジスト膜３を用いてフォトで開け、シリコ
ンドライエッチを３ミクロン行いトレンチ４を形成す
る。図１（ｃ）に示すように、レジスト３を除去し、酸
化膜を１００００Åデポジションし、異方性ドライエッ
チによりトレンチ側壁にサイドウォールスペーサ（絶縁
膜）５を形成する。そしてエミッタ、コレクタの形成さ
れる部分をレジスト膜６を用いてフォトで開け49ＢＦ2 +
７をウエハに垂直に５×１０15cm-2イオン注入しＰ+層
を形成する。
する部分をレジスト膜３を用いてフォトで開け、シリコ
ンドライエッチを３ミクロン行いトレンチ４を形成す
る。図１（ｃ）に示すように、レジスト３を除去し、酸
化膜を１００００Åデポジションし、異方性ドライエッ
チによりトレンチ側壁にサイドウォールスペーサ（絶縁
膜）５を形成する。そしてエミッタ、コレクタの形成さ
れる部分をレジスト膜６を用いてフォトで開け49ＢＦ2 +
７をウエハに垂直に５×１０15cm-2イオン注入しＰ+層
を形成する。
【００１８】図１（ｄ）に示すように、レジスト６を除
去する。Ｐ+ポリシリコンを４μｍデポジションし、ト
レンチ内のみに残るようにドライエッチしＰ+ポリシリ
コン層９を形成する。図１（ｅ）に示すように、ベース
の取り出し拡散が形成される部分をレジスト膜１０を用
いてフォトで開け75Ａｓ+を５×１０15cm-2注入し、Ｎ+
層１１を形成する。
去する。Ｐ+ポリシリコンを４μｍデポジションし、ト
レンチ内のみに残るようにドライエッチしＰ+ポリシリ
コン層９を形成する。図１（ｅ）に示すように、ベース
の取り出し拡散が形成される部分をレジスト膜１０を用
いてフォトで開け75Ａｓ+を５×１０15cm-2注入し、Ｎ+
層１１を形成する。
【００１９】図１（ｆ）に示すように、ＮＳＧ（ノンド
ープトシリケートガラス）１０００ÅととＢＰＳＧ（ホ
ウ素、リンドープトシリケートガラス）１００００Åを
デポジションして絶縁層１２を形成し、コンタクトをフ
ォト、エッチで開口し、メタルを１μｍデポジション
し、フォト、エッチで配線１３を形成し、ＰＮＰバイポ
ーラトランジスタを形成する。この占有面積は、図６
（ｃ）に示すように小さい。
ープトシリケートガラス）１０００ÅととＢＰＳＧ（ホ
ウ素、リンドープトシリケートガラス）１００００Åを
デポジションして絶縁層１２を形成し、コンタクトをフ
ォト、エッチで開口し、メタルを１μｍデポジション
し、フォト、エッチで配線１３を形成し、ＰＮＰバイポ
ーラトランジスタを形成する。この占有面積は、図６
（ｃ）に示すように小さい。
【００２０】実施例２ 図１（ａ）〜（ｃ）に示すように、実施例１と同様にし
てサイドウォールスペーサ５の形成まで行う。次に図２
（ａ）に示すように、Ｐ+ポリシリコンを４μｍデポジ
ションし、フォト、エッチにより、エミッタ、コレクタ
上のみ残しＰ+ポリシリコン層２０を形成する。その
後、ユニールによりＰ+ポリシリコン層２０よりエミッ
タ、コレクタの不純物を拡散する。
てサイドウォールスペーサ５の形成まで行う。次に図２
（ａ）に示すように、Ｐ+ポリシリコンを４μｍデポジ
ションし、フォト、エッチにより、エミッタ、コレクタ
上のみ残しＰ+ポリシリコン層２０を形成する。その
後、ユニールによりＰ+ポリシリコン層２０よりエミッ
タ、コレクタの不純物を拡散する。
【００２１】図２（ｂ）に示すように、Ｐ+ポリシリコ
ン層２０をフォト、エッチによりエミッタ上、コレクタ
上に分離する。レジスト除去し、ベースの取り出し拡散
が形成される部分をレジスト膜２１を用いてフォトで開
け75Ａｓ+２２を５×１０15cm-2注入しベース層２３を
形成する。図２（ｃ）に示すように、ＮＳＧ１０００Å
とＢＰＳＧ１００００Åをデポジションして絶縁層２４
を形成し、コンタクトをフォト、エッチで開口し、メタ
ルを１μｍデポジョンし、フォト、エッチで配線２５を
形成し、ＰＮＰバイポーラトランジスタを形成する。こ
の占有面積は、図６（ｄ）に示すように小さい。
ン層２０をフォト、エッチによりエミッタ上、コレクタ
上に分離する。レジスト除去し、ベースの取り出し拡散
が形成される部分をレジスト膜２１を用いてフォトで開
け75Ａｓ+２２を５×１０15cm-2注入しベース層２３を
形成する。図２（ｃ）に示すように、ＮＳＧ１０００Å
とＢＰＳＧ１００００Åをデポジションして絶縁層２４
を形成し、コンタクトをフォト、エッチで開口し、メタ
ルを１μｍデポジョンし、フォト、エッチで配線２５を
形成し、ＰＮＰバイポーラトランジスタを形成する。こ
の占有面積は、図６（ｄ）に示すように小さい。
【００２２】実施例３ 図１（ａ）に示すように、実施例１と同様にしてロコス
酸化膜２の形成を行う。次に図３（ａ）に示すように、
２つのトレンチエッチする部分をレジスト膜３１を用い
てフォトで開け、シリコンドライエッチを３ミクロン行
い、トレンチ３２を形成する。
酸化膜２の形成を行う。次に図３（ａ）に示すように、
２つのトレンチエッチする部分をレジスト膜３１を用い
てフォトで開け、シリコンドライエッチを３ミクロン行
い、トレンチ３２を形成する。
【００２３】図３（ｂ）に示すようにレジスト膜３１を
除去し、酸化膜を１００００Åデポジションし、異方性
ドライエッチによりトレンチ側壁にサイドウォールスペ
ーサ３３を形成する。そしてエミッタ、コレクタの形成
される部分をレジスト膜３４を用いてフォトで開け49Ｂ
Ｆ2 +３５をウエハに垂直に５×１０15cm-2イオン注入し
Ｐ+層３６を形成する。
除去し、酸化膜を１００００Åデポジションし、異方性
ドライエッチによりトレンチ側壁にサイドウォールスペ
ーサ３３を形成する。そしてエミッタ、コレクタの形成
される部分をレジスト膜３４を用いてフォトで開け49Ｂ
Ｆ2 +３５をウエハに垂直に５×１０15cm-2イオン注入し
Ｐ+層３６を形成する。
【００２４】図３（ｃ）に示すように、レジスト膜３４
を除去する。Ｐ+ポリシリコンを４μｍデポジション
し、トレンチ内のみ残るようにドライエッチしＰ+ポリ
シリコン層３７を形成す。図３（ｄ）に示すように、ベ
ースの取り出し拡散が形成される部分をレジスト膜３８
を用いてフォトで開け75Ａｓ+３９を５×１０15cm-2注
入しＮ+層４０を形成する。
を除去する。Ｐ+ポリシリコンを４μｍデポジション
し、トレンチ内のみ残るようにドライエッチしＰ+ポリ
シリコン層３７を形成す。図３（ｄ）に示すように、ベ
ースの取り出し拡散が形成される部分をレジスト膜３８
を用いてフォトで開け75Ａｓ+３９を５×１０15cm-2注
入しＮ+層４０を形成する。
【００２５】図３（ｅ）に示すように、１０００ÅとＢ
ＰＳ１００００Åをデポジションして絶縁層４１を形成
し、コンタクトをフォト、エッチで開口し、メタルを１
μｍデポジションし、フォト、エッチで配線４２を形成
し、ＰＮＰバイポーラトランジスタを形成する。この占
有面積は、図６（ｅ）に示すように小さい。
ＰＳ１００００Åをデポジションして絶縁層４１を形成
し、コンタクトをフォト、エッチで開口し、メタルを１
μｍデポジションし、フォト、エッチで配線４２を形成
し、ＰＮＰバイポーラトランジスタを形成する。この占
有面積は、図６（ｅ）に示すように小さい。
【００２６】また、このＰＮＰバイポーラトランジスタ
は、図６（ｂ）に示す従来のＰＮＰバイポーラトランジ
スタに比べて、単位面積当り電流駆動能力を約５倍にす
ることができた。上記の実施例ではエミッタ拡散の取り
出しにＰ+ポリシリコンを使用したが、直接メタルで取
り出すこともできる。
は、図６（ｂ）に示す従来のＰＮＰバイポーラトランジ
スタに比べて、単位面積当り電流駆動能力を約５倍にす
ることができた。上記の実施例ではエミッタ拡散の取り
出しにＰ+ポリシリコンを使用したが、直接メタルで取
り出すこともできる。
【００２７】上記の実施例以外にＮＰＮトランジスタと
することもできる。尚、上記実施例はＰＮＰ素子単体例
を示したが、通常本発明の構造を集積回路に適用する。
することもできる。尚、上記実施例はＰＮＰ素子単体例
を示したが、通常本発明の構造を集積回路に適用する。
【００２８】
【発明の効果】この発明によれば、占有面積の小さいバ
イポーラトランジスタからなる半導体装置を提供するこ
とができる。
イポーラトランジスタからなる半導体装置を提供するこ
とができる。
【図１】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図２】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図３】この発明の実施例で作製した半導体装置の製造
工程の説明図である。
工程の説明図である。
【図４】従来の半導体装置の製造工程の説明図である。
【図５】従来の半導体装置の製造工程の説明図である。
【図６】この発明の実施例で作製した半導体装置のバイ
ポーラトランジスタの占有面積の説明図である。
ポーラトランジスタの占有面積の説明図である。
１ Ｎ-基板 ２ ロコス酸化膜 ３ レジスト膜 ４ トレンチ ５ サイドウォールスペーサ（絶縁膜） ６ レジスト膜 ７ 49ＢＦ2 + ８ Ｐ+ 層 ９ Ｐ+ ポリシリコン層 １０ レジスト層 １１ Ｎ+層 １２ 絶縁層 １３ 配線
Claims (1)
- 【請求項１】 第１導電型基板に、素子分離領域によっ
て区画された素子形成領域を有し、１つの素子形成領域
に３又は５以上の第２導電型拡散層が並設され交互にコ
レクタとエミッタを構成し、これにコレクタ電極とエミ
ッタ電極を交互に電気的に接続し、隣り合う他の素子形
成領域に第１導電型拡散層が配設されベースを構成し、
これにベース電極を電気的に接続してバイポーラトラン
ジスタを構成してなる半導体装置において、 上記第２導電型拡散層が、素子形成領域に配設された１
又は２以上のトレンチの開口部の縁領域とトレンチの底
部の下領域に配設されそれぞれコレクタとエミッタを構
成し、トレンチ内にコレクタとエミッタを電気的に絶縁
する絶縁膜並びにエミッタとエミッタ電極とを接続する
導電層が埋設されてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5182946A JPH0737896A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5182946A JPH0737896A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737896A true JPH0737896A (ja) | 1995-02-07 |
Family
ID=16127130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5182946A Pending JPH0737896A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6129664A (en) * | 1992-01-07 | 2000-10-10 | Chromatics Color Sciences International, Inc. | Method and apparatus for detecting and measuring conditions affecting color |
-
1993
- 1993-07-23 JP JP5182946A patent/JPH0737896A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6129664A (en) * | 1992-01-07 | 2000-10-10 | Chromatics Color Sciences International, Inc. | Method and apparatus for detecting and measuring conditions affecting color |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889832A (en) | Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry | |
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| US4696097A (en) | Poly-sidewall contact semiconductor device method | |
| JPH07273221A (ja) | 半導体装置及びその製造方法 | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| JP2666384B2 (ja) | 半導体装置の製造方法 | |
| JPH0645522A (ja) | 半導体装置の製造方法 | |
| KR19980071857A (ko) | 절연체상의 반도체기판상의 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2615646B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02275663A (ja) | 半導体装置およびその製造方法 | |
| JPH07106412A (ja) | 半導体装置およびその製造方法 | |
| US6100151A (en) | Highly integrated bipolar junction transistors having trench-based emitter and base regions and methods of forming same | |
| JPH0351113B2 (ja) | ||
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JPH0737896A (ja) | 半導体装置 | |
| JPH11354535A (ja) | 半導体装置およびその製造方法 | |
| JPH01101664A (ja) | 半導体集積回路装置 | |
| JP2739965B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3233935B2 (ja) | コンデンサ電極とｍｏｓトランジスタのソース／ドレイン領域との間に接触を製造するための方法 | |
| EP0513532A1 (en) | Trench dram cell with substrate plate | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JP2000068281A (ja) | バイポーラトランジスタ半導体装置及びその製造方法 |