JPH0740206B2 - Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ - Google Patents
Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラInfo
- Publication number
- JPH0740206B2 JPH0740206B2 JP60237629A JP23762985A JPH0740206B2 JP H0740206 B2 JPH0740206 B2 JP H0740206B2 JP 60237629 A JP60237629 A JP 60237629A JP 23762985 A JP23762985 A JP 23762985A JP H0740206 B2 JPH0740206 B2 JP H0740206B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- input
- output
- status
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、各種自動化機器のシーケンス制御をプログ
ラマブルに実行するプログラマブルシーケンスコントロ
ーラ（以下PCと称する）に係り、フリーロケーション方
式のI/Oデータの転送を短時間に行うことができるプロ
グラマブルシーケンスコントローラに関する。
ラマブルに実行するプログラマブルシーケンスコントロ
ーラ（以下PCと称する）に係り、フリーロケーション方
式のI/Oデータの転送を短時間に行うことができるプロ
グラマブルシーケンスコントローラに関する。
従来PCの演算結果をI/OモジュールからなるI/Oカードに
転送する方式として、次の３方式から知られている。
転送する方式として、次の３方式から知られている。
（１）固定アドレス方式 この方式は、第２図に示すように、入出力アドレスを固
定化し、演算結果が保持されている内部メモリとI/Oモ
ジュールからなるI/Oカード間で決められたバイト数だ
け入出力する方式である。
定化し、演算結果が保持されている内部メモリとI/Oモ
ジュールからなるI/Oカード間で決められたバイト数だ
け入出力する方式である。
（２）選択フリーロケーション方式 この方式は、第３図に示すように、I/Oモジュールから
なるI/Oカードが任意の入出力モジュールとの組合せを
可能とし、I/Oカードからのステータス〔Ｉは入力カー
ド、Ｏは出力カード、Ｚはカード無し〕を調べながら入
出力する方式である。
なるI/Oカードが任意の入出力モジュールとの組合せを
可能とし、I/Oカードからのステータス〔Ｉは入力カー
ド、Ｏは出力カード、Ｚはカード無し〕を調べながら入
出力する方式である。
（３）全点フリーロケーション方式 この方式は、前記（２）と同様のフリーロケーション方
式であるが、第４図に示すように、I/Oモジュールから
なるI/Oカードからのステータスを調べないで、内部メ
モリとI/Oカード間で全点出力した後、全点入力する方
式である。
式であるが、第４図に示すように、I/Oモジュールから
なるI/Oカードからのステータスを調べないで、内部メ
モリとI/Oカード間で全点出力した後、全点入力する方
式である。
前述した従来方式において、固定アドレス方式は、入出
力の比が固定になってしまうため、例えば出力を多数使
用する場合や、入力を多数使用する場合には不都合であ
る。また、選択フリーロケーション方式は、I/Oカード
の入出力の種類（ステータス）を調べながら入出力する
ので処理時間が長くなるばかりでなく、I/Oカードの無
いところもチェックしなければならないので、その所要
時間は膨大となる。さらに、全点フリーロケーション方
式は、全点入出力を行うため、点数が大きいものは処理
に時間が掛り、しかも出力モジュールに出力した内容を
読み取ることができる回路が必要である。
力の比が固定になってしまうため、例えば出力を多数使
用する場合や、入力を多数使用する場合には不都合であ
る。また、選択フリーロケーション方式は、I/Oカード
の入出力の種類（ステータス）を調べながら入出力する
ので処理時間が長くなるばかりでなく、I/Oカードの無
いところもチェックしなければならないので、その所要
時間は膨大となる。さらに、全点フリーロケーション方
式は、全点入出力を行うため、点数が大きいものは処理
に時間が掛り、しかも出力モジュールに出力した内容を
読み取ることができる回路が必要である。
そこで、本発明の目的は、前述した従来のI/Oデータ転
送方式の問題点を克服し、最少の転送時間でフリーロケ
ーション方式のI/Oデータの転送を可能にするプログラ
マブルシーケンスコントローラを提供することにある。
送方式の問題点を克服し、最少の転送時間でフリーロケ
ーション方式のI/Oデータの転送を可能にするプログラ
マブルシーケンスコントローラを提供することにある。
本発明に係るI/Oデータの転送を高速化したプログラマ
ブルシーケンスコントローラは、シーケンスプログラム
を記憶したメモリ部から所要のシーケンス命令をCPUに
より読み出して入出力要素の演算制御を行うように構成
したプログラマブルシーケンスコントローラにおいて、 前記メモリ部から入出力要素へ転送するためのI/Oカー
ドを設け、 電源投入時に前記I/Oカードについて入力カードか、出
力カードまたはカード無しかのステータスを調べて、入
出力要素に関して実行すべきCPUの命令語のみについ
て、前記ステータスに基づく入出力処理に関する命令語
に編集する手段と、 I/Oデータの転送を行う際にはI/Oカードのステータスを
調べることなく、前記編集された命令語からなるルーチ
ンを毎スキャン実行する手段とを設け、 I/Oデータの転送を高速化するように構成したことを特
徴とする。
ブルシーケンスコントローラは、シーケンスプログラム
を記憶したメモリ部から所要のシーケンス命令をCPUに
より読み出して入出力要素の演算制御を行うように構成
したプログラマブルシーケンスコントローラにおいて、 前記メモリ部から入出力要素へ転送するためのI/Oカー
ドを設け、 電源投入時に前記I/Oカードについて入力カードか、出
力カードまたはカード無しかのステータスを調べて、入
出力要素に関して実行すべきCPUの命令語のみについ
て、前記ステータスに基づく入出力処理に関する命令語
に編集する手段と、 I/Oデータの転送を行う際にはI/Oカードのステータスを
調べることなく、前記編集された命令語からなるルーチ
ンを毎スキャン実行する手段とを設け、 I/Oデータの転送を高速化するように構成したことを特
徴とする。
本発明のプログラマブルシーケンスコントローラによれ
ば、シーケンスプログラムを記憶したメモリ部から所要
のシーケンス命令をI/Oカードへ転送するに際し、PCの
電源投入時に前記I/Oカードのステータスを調べて、入
出力要素に関して実行すべきCPUの入出力処理に関する
命令語に編集しておくことにより、従来の選択フリーロ
ケーション方式のように、I/Oデータの転送の際にI/Oカ
ードのステータスを調べることなく、I/Oデータの転送
を短時間に処理することができる。
ば、シーケンスプログラムを記憶したメモリ部から所要
のシーケンス命令をI/Oカードへ転送するに際し、PCの
電源投入時に前記I/Oカードのステータスを調べて、入
出力要素に関して実行すべきCPUの入出力処理に関する
命令語に編集しておくことにより、従来の選択フリーロ
ケーション方式のように、I/Oデータの転送の際にI/Oカ
ードのステータスを調べることなく、I/Oデータの転送
を短時間に処理することができる。
次に、本発明に係るプログラマブルシーケンスコントロ
ーラ（PC）の実施例につき、添付図面を参照しながら以
下詳細に説明する。
ーラ（PC）の実施例につき、添付図面を参照しながら以
下詳細に説明する。
第１図は本発明のPCに採用されるI/Oデータの転送方式
のシステム構成を示すものである。すなわち、本発明に
おいては、演算結果が保持されている内部メモリとI/O
モジュールからなるI/Oカードとの間でI/Oデータを転送
するに際し、PC電源投入時にI/Oカードのステータス
（Ｉは入力カード、Ｏは出力カード、Ｚはカード無し）
を調べ、これに基づいて入出力要素に関して実行すべき
PCのCPU（マイクロプロセッサなどの演算処理装置）の
命令語が判断され、その結果、実行すべき入出力処理に
関するCPUの命令語のみについて、入出力（IN、OUT）処
理に関する命令語の編集が行われる。
のシステム構成を示すものである。すなわち、本発明に
おいては、演算結果が保持されている内部メモリとI/O
モジュールからなるI/Oカードとの間でI/Oデータを転送
するに際し、PC電源投入時にI/Oカードのステータス
（Ｉは入力カード、Ｏは出力カード、Ｚはカード無し）
を調べ、これに基づいて入出力要素に関して実行すべき
PCのCPU（マイクロプロセッサなどの演算処理装置）の
命令語が判断され、その結果、実行すべき入出力処理に
関するCPUの命令語のみについて、入出力（IN、OUT）処
理に関する命令語の編集が行われる。
すなわち、第１図に示すI/Oカードのステータスにおい
ては、入出力処理に関するCPUの命令語は次のように編
集される。
ては、入出力処理に関するCPUの命令語は次のように編
集される。
このようにして、I/Oカードのステータスに基づいて、C
PUから見たI/Oカードの0,1,4,5番地からなるポートアド
レスと、内部メモリ（シーケンス演算で使用されるRAM
エリア）の0,1,4,5番地からなるメモリアドレスとの間
のデータ転送を行う命令語に、それぞれ編集される。
PUから見たI/Oカードの0,1,4,5番地からなるポートアド
レスと、内部メモリ（シーケンス演算で使用されるRAM
エリア）の0,1,4,5番地からなるメモリアドレスとの間
のデータ転送を行う命令語に、それぞれ編集される。
従って、PCの入出力アクセスを行う場合、前述したよう
に編集されたCPUの命令語からなるルーチンを、毎スキ
ャン実行するように構成する。この結果、従来の選択フ
リーロケーション方式のように、I/Oデータの転送の際
にI/Oカードのステータスを調べる処理が省略され、処
理時間を短縮することができる。
に編集されたCPUの命令語からなるルーチンを、毎スキ
ャン実行するように構成する。この結果、従来の選択フ
リーロケーション方式のように、I/Oデータの転送の際
にI/Oカードのステータスを調べる処理が省略され、処
理時間を短縮することができる。
前述した実施例から明らかなように、本発明によれば、
PCのシーケンスプログラムを記憶したメモリ部からI/O
カードへI/Oデータを転送するに際し、PCの電源投入時
に前記I/Oカードのステータスを調べて、入出力要素に
関して実行すべきCPUの入出力処理に関する命令語に編
集しておくことにより、I/Oデータの転送を行う際に
は、I/Oカードのステータスを調べる処理が不要とな
り、I/Oデータの転送処理時間をその分だけ短縮するこ
とができる。従って、本発明によれば、従来の選択フリ
ーロケーション方式と同様に、I/Oカードが任意の入出
力モジュールとの組合せを可能とし、しかもI/Oデータ
の転送に際しては、従来の選択フリーロケーション方式
よりも処理時間を大幅に短縮できる利点がある。
PCのシーケンスプログラムを記憶したメモリ部からI/O
カードへI/Oデータを転送するに際し、PCの電源投入時
に前記I/Oカードのステータスを調べて、入出力要素に
関して実行すべきCPUの入出力処理に関する命令語に編
集しておくことにより、I/Oデータの転送を行う際に
は、I/Oカードのステータスを調べる処理が不要とな
り、I/Oデータの転送処理時間をその分だけ短縮するこ
とができる。従って、本発明によれば、従来の選択フリ
ーロケーション方式と同様に、I/Oカードが任意の入出
力モジュールとの組合せを可能とし、しかもI/Oデータ
の転送に際しては、従来の選択フリーロケーション方式
よりも処理時間を大幅に短縮できる利点がある。
以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。
第１図は本発明に係るPCのI/Oデータの転送を行うシス
テムの概略説明図、第２図乃至第４図は従来のPCにおけ
るI/Oデータ転送システムのそれぞれ概略説明図であ
る。
テムの概略説明図、第２図乃至第４図は従来のPCにおけ
るI/Oデータ転送システムのそれぞれ概略説明図であ
る。
Claims (1)
- 【請求項１】シーケンスプログラムを記憶したメモリ部
から所要のシーケンス命令をCPUにより読み出して入出
力要素の演算制御を行うように構成したプログラマブル
シーケンスコントローラにおいて、 前記メモリ部から入出力要素へ転送するためのI/Oカー
ドを設け、 電源投入時に前記I/Oカードについて入力カードか、出
力カードまたはカード無しかのステータスを調べて、入
出力要素に関して実行すべきCPUの命令語のみについ
て、前記ステータスに基づく入出力処理に関する命令語
に編集する手段と、 I/Oデータの転送を行う際にはI/Oカードの前記ステータ
スを調べることなく、前記編集された命令語からなるル
ーチンを毎スキャン実行する手段とを設け、 I/Oデータの転送を高速化するように構成したことを特
徴とするプログラマブルシーケンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237629A JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237629A JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6299802A JPS6299802A (ja) | 1987-05-09 |
| JPH0740206B2 true JPH0740206B2 (ja) | 1995-05-01 |
Family
ID=17018154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237629A Expired - Lifetime JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740206B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197609A (en) * | 1981-05-29 | 1982-12-03 | Omron Tateisi Electronics Co | Programmable logic controller |
-
1985
- 1985-10-25 JP JP60237629A patent/JPH0740206B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6299802A (ja) | 1987-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462086A (en) | Loading system in numerical controller | |
| CN107402952A (zh) | 大数据处理加速器及大数据处理系统 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0740206B2 (ja) | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ | |
| US5121351A (en) | Floating point arithmetic system | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH03137736A (ja) | マイクロプロセッサ動作トレース方式 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JP2793809B2 (ja) | プログラマブルコントローラの応用命令処理方式 | |
| JPH0158522B2 (ja) | ||
| JPS6349942A (ja) | 演算処理装置 | |
| JPH031233A (ja) | パイプライン制御方式の情報処理装置 | |
| JPH0218687A (ja) | パイプラインプロセッサ制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS61188630A (ja) | 引数チエツク方式 | |
| JPS6240533A (ja) | プログラム・ロ−デイング方式 | |
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS59194292A (ja) | テストシステム | |
| JPS62269234A (ja) | 命令用キヤツシユ構成方式 | |
| JPH02171802A (ja) | プログラマブルコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |