JPS6299802A - Ｉ／ｏ転送を高速化したプログラマブルシ−ケンスコントロ−ラ - Google Patents
Ｉ／ｏ転送を高速化したプログラマブルシ−ケンスコントロ−ラInfo
- Publication number
- JPS6299802A JPS6299802A JP23762985A JP23762985A JPS6299802A JP S6299802 A JPS6299802 A JP S6299802A JP 23762985 A JP23762985 A JP 23762985A JP 23762985 A JP23762985 A JP 23762985A JP S6299802 A JPS6299802 A JP S6299802A
- Authority
- JP
- Japan
- Prior art keywords
- card
- status
- transfer
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013256 coordination polymer Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、各種自動化機器のシーケンス制御をプログ
ラマブルに実行するプログラマブルシーケンスコントロ
ーラ（以下ＰＣと称する）に係り、フリーロケーション
方式のＩ／Ｏ転送を短時間に行うことができるプログラ
マブルシーケンスコントローラに関する。
ラマブルに実行するプログラマブルシーケンスコントロ
ーラ（以下ＰＣと称する）に係り、フリーロケーション
方式のＩ／Ｏ転送を短時間に行うことができるプログラ
マブルシーケンスコントローラに関する。
従来、ＰＣの演算結果をＩ／Ｏモジエールに転送する方
式として、次の３方式が知られている。
式として、次の３方式が知られている。
（１） 固定アドレス方式
この方式は、第２図に示すように、入出力アドレスを固
定化し、演算結果が保持されている内部メモリとＩ／Ｏ
モジエールのＩ／Ｏカード間で決められたバイト数だけ
入出力する方式である。
定化し、演算結果が保持されている内部メモリとＩ／Ｏ
モジエールのＩ／Ｏカード間で決められたバイト数だけ
入出力する方式である。
（２１選択フリーロケーション方式
この方式は、第３図に示すように、Ｉ／Ｏモジエールの
Ｉ／Ｏカードが任意の入出力モジエールとの組合せを可
能とし、Ｉ／Ｏカードからのステータス〔■は入力カー
ド、０は出力カード、Ｚはカード無し〕を調べながら入
出力する方式である。
Ｉ／Ｏカードが任意の入出力モジエールとの組合せを可
能とし、Ｉ／Ｏカードからのステータス〔■は入力カー
ド、０は出力カード、Ｚはカード無し〕を調べながら入
出力する方式である。
（３１全点フリーロケーション方式
この方式は、前記（２）と同様のフリーロケーション方
式であるが、第４図に示すように、Ｉ／Ｏモジエールの
Ｉ／Ｏカードからのステータスを調べないで、内部メモ
リとＩ／Ｏカード間で全点出力した後全点入力する方式
である。
式であるが、第４図に示すように、Ｉ／Ｏモジエールの
Ｉ／Ｏカードからのステータスを調べないで、内部メモ
リとＩ／Ｏカード間で全点出力した後全点入力する方式
である。
前述した従来方式において、固定アドレス方式は、入出
力の比が固定になってしまうため、例えば出力を多数使
用する場合や、入力を多数使用する場合には不都合であ
る。また、選択フリーロケーション方式は、Ｉ／Ｏカー
ドの入出力の種類（ステータス）を調べながら入出力す
るので処理時間が長くなるばかりでなく、■／Ｏカード
の無いところもチェックしなければならないのでその所
要時間は膨大となる。さらに、全点フリーロケーション
方式は、全点入出力を行うため点数が大きいものは処理
に時間が掛り、しかも出力モジュールに出力した内容を
読み取ることができる回路が必要である。
力の比が固定になってしまうため、例えば出力を多数使
用する場合や、入力を多数使用する場合には不都合であ
る。また、選択フリーロケーション方式は、Ｉ／Ｏカー
ドの入出力の種類（ステータス）を調べながら入出力す
るので処理時間が長くなるばかりでなく、■／Ｏカード
の無いところもチェックしなければならないのでその所
要時間は膨大となる。さらに、全点フリーロケーション
方式は、全点入出力を行うため点数が大きいものは処理
に時間が掛り、しかも出力モジュールに出力した内容を
読み取ることができる回路が必要である。
そこで、本発明の目的は、前述した従来のＩ／Ｏ転送方
式の問題点を克服し、最小の転送時間でフリーロケーシ
ョン方式のＩ／Ｏ転送を可能にするプログラマブルシー
ケンスコントローラを提供するにある。
式の問題点を克服し、最小の転送時間でフリーロケーシ
ョン方式のＩ／Ｏ転送を可能にするプログラマブルシー
ケンスコントローラを提供するにある。
ｃ問題点を解決するための手段〕
本発明に係るＩ／Ｏ転送を高速化したプログラマブルシ
ーケンスコントローラは、シーケンスプログラムを記憶
したメモリ部から所要のシーケンス命令をＣＰＵにより
読み出して入出力要素の演算制御を行うよう構成したプ
ログラマブルシーケンスコントローラにおいて、前記メ
モリ部から入出力要素へ転送するためのＩ／Ｏカードを
設け、電源投入時に前記Ｉ／Ｏカードのステータスを調
べてこれをＣＰＵの命令語にコンパイルしかつこのコン
パイルされた命令を毎スキャン実行してＩ／Ｏデータの
転送を高速化したことを特徴とする。
ーケンスコントローラは、シーケンスプログラムを記憶
したメモリ部から所要のシーケンス命令をＣＰＵにより
読み出して入出力要素の演算制御を行うよう構成したプ
ログラマブルシーケンスコントローラにおいて、前記メ
モリ部から入出力要素へ転送するためのＩ／Ｏカードを
設け、電源投入時に前記Ｉ／Ｏカードのステータスを調
べてこれをＣＰＵの命令語にコンパイルしかつこのコン
パイルされた命令を毎スキャン実行してＩ／Ｏデータの
転送を高速化したことを特徴とする。
本発明のプログラマブルシーケンスコントローラによれ
ば、シーケンスプログラムを記憶したメモリ部から所要
のシーケンス命令をＩ／Ｏカードへ転送するに際し、Ｐ
Ｃの電源投入時に前記Ｉ／Ｏカードのステータスを調べ
てこれをＣＰＵの命令語にコンパイルすることにより、
従来の選択フリーロケ−シコン方式のようにＩ／Ｏ転送
の際にＩ／Ｏカードのステータスを調べることなく Ｉ
／Ｏデータの転送を短時間に処理することができる。
ば、シーケンスプログラムを記憶したメモリ部から所要
のシーケンス命令をＩ／Ｏカードへ転送するに際し、Ｐ
Ｃの電源投入時に前記Ｉ／Ｏカードのステータスを調べ
てこれをＣＰＵの命令語にコンパイルすることにより、
従来の選択フリーロケ−シコン方式のようにＩ／Ｏ転送
の際にＩ／Ｏカードのステータスを調べることなく Ｉ
／Ｏデータの転送を短時間に処理することができる。
次に、本発明に係るプログラマブルシーケンスコントロ
ーラ（Ｐ Ｃ）の実施例につき、添付図面を参照しなが
ら以下詳細に説明する。
ーラ（Ｐ Ｃ）の実施例につき、添付図面を参照しなが
ら以下詳細に説明する。
第１図は本発明ＰＣに採用されるＩ／Ｏ転送方式のシス
テム構成を示すものである。すなわち、本発明において
は、演算結果が保持されている内部メモリとＩ／Ｏモジ
ュールのＩ／Ｏカードとの間でＩ／Ｏ転送するに際し、
ＰＣの電源投入時にＩ／Ｏカードの状態（Ｉは入力カー
ド、０は出力カード、Ｚはカード無し）を調べ、ＰＣの
ＣＰＵ （マイクロプロセッサ等の演算処理装置）の命
令語に入出力（ＩＮ、０ＵＴ）処理をコンパイルしてお
く。
テム構成を示すものである。すなわち、本発明において
は、演算結果が保持されている内部メモリとＩ／Ｏモジ
ュールのＩ／Ｏカードとの間でＩ／Ｏ転送するに際し、
ＰＣの電源投入時にＩ／Ｏカードの状態（Ｉは入力カー
ド、０は出力カード、Ｚはカード無し）を調べ、ＰＣの
ＣＰＵ （マイクロプロセッサ等の演算処理装置）の命
令語に入出力（ＩＮ、０ＵＴ）処理をコンパイルしてお
く。
すなわち、第１図に示すＩ／Ｏカードのステータスにお
いては、ＣＰＵの命令語は次のようにコンパイルされる
。
いては、ＣＰＵの命令語は次のようにコンパイルされる
。
ＥＴ
従って、ＰＣのＩ／Ｏアクセスを行う場合、前記したよ
うなＣＰＵの命令語からなるルーチンを毎スキャン実行
するよう構成する。この結果、従来の選択フリーロケー
ション方式のように、Ｉ／Ｏ転送の際にＩ／Ｏカードの
ステータスを調べる処理がなくなり、処理時間が短縮さ
れる。
うなＣＰＵの命令語からなるルーチンを毎スキャン実行
するよう構成する。この結果、従来の選択フリーロケー
ション方式のように、Ｉ／Ｏ転送の際にＩ／Ｏカードの
ステータスを調べる処理がなくなり、処理時間が短縮さ
れる。
前述した実施例から明らかなように、本発明によれば、
ＰＣのシーケンスプログラムを記憶したメモリ部からＩ
／ＯカードへＩ／Ｏデータを転送するに際し、ＰＣの電
源投入時に前記Ｉ／Ｏカードのステータスを調べてこれ
をＣＰＵの命令語にコンパイルしておくことにより、Ｉ
／Ｏデータの転送を行う際にはＩ／Ｏカードのステータ
スを調べる処理が不要となり、Ｉ／Ｏデータの転送処理
時間がその分だけ短縮されることになる。従って、本発
明によれば、従来の選択フリーロケーション方式と同様
にＩ／Ｏカードが任意の入出カモジュールとの組合せを
可能とし、しかもＩ／Ｏデータの転送に際しては従来の
選択フリーロケーション方式よりも処理時間が大幅に短
縮できる利点がある。
ＰＣのシーケンスプログラムを記憶したメモリ部からＩ
／ＯカードへＩ／Ｏデータを転送するに際し、ＰＣの電
源投入時に前記Ｉ／Ｏカードのステータスを調べてこれ
をＣＰＵの命令語にコンパイルしておくことにより、Ｉ
／Ｏデータの転送を行う際にはＩ／Ｏカードのステータ
スを調べる処理が不要となり、Ｉ／Ｏデータの転送処理
時間がその分だけ短縮されることになる。従って、本発
明によれば、従来の選択フリーロケーション方式と同様
にＩ／Ｏカードが任意の入出カモジュールとの組合せを
可能とし、しかもＩ／Ｏデータの転送に際しては従来の
選択フリーロケーション方式よりも処理時間が大幅に短
縮できる利点がある。
以上、本発明の好適な実施例について説明したが、本発
明の精神を逸脱しない範囲内において、種々の設計変更
をなし得ることは勿論である。
明の精神を逸脱しない範囲内において、種々の設計変更
をなし得ることは勿論である。
第１図は本発明に係るｐｃのＩ／Ｏ転送を行うシステム
の概略説明図、第２図乃至第４図は従来のＰＣにおける
Ｉ／Ｏ転送システムのそれぞれ概略説明図である。 ＦＩＧ、１ 内剃り左上り ％カード ％カードステーダ又内部メ
七り 妬カード ＦＩＧ、３ ＦＩＧ、４ 手続補正書（ｊｉ力 昭和６０年１り月／ダ日
の概略説明図、第２図乃至第４図は従来のＰＣにおける
Ｉ／Ｏ転送システムのそれぞれ概略説明図である。 ＦＩＧ、１ 内剃り左上り ％カード ％カードステーダ又内部メ
七り 妬カード ＦＩＧ、３ ＦＩＧ、４ 手続補正書（ｊｉ力 昭和６０年１り月／ダ日
Claims (1)
- （１）シーケンスプログラムを記憶したメモリ部から所
要のシーケンス命令をＣＰＵにより読み出して入出力要
素の演算制御を行うよう構成したプログラマブルシーケ
ンスコントローラにおいて、前記メモリ部から入出力要
素へ転送するためのＩ／Ｏカードを設け、電源投入時に
前記Ｉ／Ｏカードのステータスを調べてこれをＣＰＵの
命令語にコンパイルしかつこのコンパイルされた命令を
毎スキャン実行してＩ／Ｏデータの転送を高速化したこ
とを特徴とするプログラマブルシーケンスコントローラ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237629A JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237629A JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6299802A true JPS6299802A (ja) | 1987-05-09 |
| JPH0740206B2 JPH0740206B2 (ja) | 1995-05-01 |
Family
ID=17018154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237629A Expired - Lifetime JPH0740206B2 (ja) | 1985-10-25 | 1985-10-25 | Ｉ／ｏデータ転送を高速化したプログラマブルシーケンスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740206B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197609A (en) * | 1981-05-29 | 1982-12-03 | Omron Tateisi Electronics Co | Programmable logic controller |
-
1985
- 1985-10-25 JP JP60237629A patent/JPH0740206B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57197609A (en) * | 1981-05-29 | 1982-12-03 | Omron Tateisi Electronics Co | Programmable logic controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740206B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028015B2 (ja) | 情報処理装置 | |
| JPS63181005A (ja) | 数値制御装置の並列処理方式 | |
| US5165026A (en) | Programmable controller in which fetching of operand data and fetching of operand addresses are simultaneously performed | |
| US6009268A (en) | Device for programming a stored program controller | |
| JPH0523447B2 (ja) | ||
| EP0299075A1 (en) | Processing unit having at least one coprocessor | |
| JPS6299802A (ja) | Ｉ／ｏ転送を高速化したプログラマブルシ−ケンスコントロ−ラ | |
| KR100301391B1 (ko) | 서브루틴분기명령실행방법및그장치 | |
| JPH04149658A (ja) | 情報処理装置 | |
| JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
| JPS6433658A (en) | Computer system | |
| JPS6341970A (ja) | マイクロコンピユ−タシステム | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS59191614A (ja) | ロボツトの制御装置 | |
| JPS63184136A (ja) | 最適化処理方式 | |
| JPH02205987A (ja) | 演算処理システム | |
| JPH02128223A (ja) | 演算処理装置 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPS59194292A (ja) | テストシステム | |
| JPS5953944A (ja) | プログラム制御方式 | |
| JPS63285663A (ja) | コ・プロセッサ制御方式 | |
| JPH02183348A (ja) | 関数命令デバッグ処理装置 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS62109132A (ja) | マイクロプログラム実行制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |