JPH0332095A - 相互接続構造およびその製造方法 - Google Patents

相互接続構造およびその製造方法

Info

Publication number
JPH0332095A
JPH0332095A JP2155603A JP15560390A JPH0332095A JP H0332095 A JPH0332095 A JP H0332095A JP 2155603 A JP2155603 A JP 2155603A JP 15560390 A JP15560390 A JP 15560390A JP H0332095 A JPH0332095 A JP H0332095A
Authority
JP
Japan
Prior art keywords
insulator
dielectric film
forming
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2155603A
Other languages
English (en)
Other versions
JPH0744330B2 (ja
Inventor
Christopher M Schreiber
クリストファー・エム・シュレイバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0332095A publication Critical patent/JPH0332095A/ja
Publication of JPH0744330B2 publication Critical patent/JPH0744330B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフレキシブルな印刷回路板の製造、特に接続用
に使用するために浮出し金属構造を限定し構成する方法
に関する。
［従来技術］ 表面上に浮出し金属構造を形成することが望ましい種々
の適用が存在する。１つのこのような適用は、このよう
な浮出し構造が例えばヒユーズエアクラフト社の米国特
許第４．４５３．７９５号明細書に記載されているよう
なフレキシブルな構造上で相互接続接触点を形成するコ
ネクタ構造の形成である。この特許明細書の記載による
と、第１のウェハは浮出し金属コネクタ構造が銅ボタン
の形態で形成される銅の接触パッドを有する。第２のウ
ェハは銅ボタンと結合するように位置した銅バットを有
している。その後、′！Ｊ１および第２のウェハは第１
のウェハの銅ボタンと第２のウェハのパッドとの間に接
続部を形成するために整列され圧縮される。
［発明の解決すべき課題］ 米国特許第４．４５３，７９５号明細書の銅ボタンのよ
うな浮出し金属構造を形成する通常の方法は多数のフォ
トリソグラフステップを必要とする。最初にフォトレジ
ストは、アクリル接着誘電フィルム絶縁体基体表面上に
０．００２乃至０．００３インチで延在する相互接続特
性を持つ回路板を形成するために３度照明され、露出さ
れて現像される。次にフォトレジストは浮出し構造の周
囲を“テント状に覆われ、別のフォトエッチステップが
基体上の銅パッド上の回路を限定するために実行される
。最後に、予め孔を開けられたカバー層が回路板上に設
けられ、構造を限定するためにカバー層によって露出さ
れたエリアに金めつきが供給される。
上記の処理にはいくつかの問題がある。多数のステップ
が要求される結果、労働集約的な処理方法になる。第２
に、浮出し構造の周囲でフォトレジストのテント被覆を
試みることは困難であり、割れ目を生じることが多い。
さらに、浮出し構造はカバー層を銅パッドから離すよう
に作用し、その結果不十分なライン制限になる。最後に
、予め孔を開けられたカバー層の整列は困難であり、依
然として金めっきされなければならないパッドエリア上
に露出された銅を残す。金めつきはアルカリ接着基体を
露出されたエリアを劣化する。
したがって、本発明の目的は浮出し金属接続構造を限定
し構成する方法を改善することである。
本発明の別の目的は、通常使用されるこのような処理に
おけるステップの数を減少することである。
別の目的は、従来技術における不正確さおよび劣化を回
避する簡単化された方法を提供することである。
［課題解決のための手段］ 本発明の処理方法によると、金属接続構造は積層および
エツチングのようなディメンション的変化を誘起する傾
向がある処理の終了後に構成される。本発明の処理方法
によると、エツチングされた回路は誘電フィルム絶縁体
により被覆される。
その後、回路はめっきレジストのようなマスク層により
積層される。それからレーザを使用してマスク層および
下方にある誘電フィルムを融除することによって構造位
置が構成される。続いて、構造は融除された位置でめっ
きされ、マスク層は剥がして除去され、誘電表面の上方
に浮上がった構造を残す。
したがって、本発明の方法は相互接続を行うのに十分な
高さを誘電体の上方に有する構造の形成を実現する。さ
らに、ディメンション的な変化を誘起する傾向がある生
産処理の終了後に構造が位置されるため、この方法は接
続構造の正確な配置をもたらす。最後に、レーザは通常
のフォトリソグラフによって行われるものより小さな構
造を融除し、それによって相互接続密度を高めることが
できる。
［実施例］ 第１図は、典型的にプラウエア州つイルミントンのデュ
ポン社から販売されているビララックス（Ｐ　ｙｒａｌ
ｕｘ）　０Ｍから形成されたフレキシブルな誘電フィル
ム基体１１を示す。ポリイミド、アクリル性接着剤を含
むポリイミド、ポリエステルおよびテフロンのようなそ
の他多数の既知の材料が誘電フィルムとして使用されて
もよい。はぼ０．００１４インチの厚さの銅の導電層１
３は、積層のような通常の印刷回路板製造方法によって
基体上に形成される。
露出されたフォトレジスト層Ｉ５が銅の導電層１３上に
形成される。この層１５は例えば０．０２０インチの幅
である。その幅は、接続構造が最終的に形成される層１
３におけるパッドを限定するように選択される。
レジスト部分１５を形成するために導電層１３は光感応
性レジストにより被覆される。レジストは、技術的に良
く知られた装置であるフォトレジストラミネータを使用
して導電層１３上に積層される。
フォトレジストラミネータによりフォトレジストは熱お
よび圧力を使用してロールされる。加熱処理の際に使用
される温度はほぼ２２５乃至２５０°Ｆである。
その後、供給された光感応性レジストはマスクを通して
露出され、それによって市販の良く知られた露出装置で
ある“露出ユニット”において部分１５を限定する。露
出ユニット（示されていない）は、紫外ｍ（、ＵＶ）に
それをさらすことによってマスクされていないレジスト
（５を重合する。その後、レジストが現像される。現像
液は、重合されていないレジスト（マスクされたために
露出されなかったレジスト）を除去し、露出または重合
化された部分１５を残す。
部分１５を限定する別の方法は、シルクスクリーンおよ
びアルカリ可溶エツチングレジストを使用してパターン
を印刷することである。この代りの方法はレジスト積層
、露出および現像処理をなくすることができる。ビニル
、ポリビニルまたはララテックスはまた技術的に知られ
ているようにフォトレジストの代わりに使用されてもよ
い。
フォトレジスト１５が形成された後、通常のエツチング
ステップが行われ、フォトレジスト１５が除去され、そ
の結果第２図に示されるようにバッド１７が形成される
。
さらに第２図に示されているように、フレキシブルな誘
電フィルム絶縁体１９は例えば０．００１乃至０．００
２インチの厚さでパッド１７上に形成される。
ピララックス７Ｍはまた誘電フィルム絶縁体１９として
使用されてもよい。ビララックス７Ｍは、加圧および加
熱の下に段階的に積層されるキャストレジンである。そ
の他多数の既知の誘電フィルム材料も使用されることが
できる。
ビララックスＴＭ絶縁層Ｉ９が供給された後、フォトレ
ジストの層２１は第３図に示されるように層１９上に積
層される。この段階で層１１．１９および２１および銅
バッド１７を含む部分はレーザ融除に対する準備ができ
る。
第４図に示されるように、レーザビーム２５は接触しな
いマスク２３によって遮断され、２４で概略的に示され
た適切な光学系によってワークピースに焦点を合わせら
れる。マスク２３は、レーザビーム２５を遮断し、案内
することによってワークピース上に所望の構造を限定す
る開口を含む。
第４図に示されているように、集束されたレーザ光２５
は構造における構造開口または“通路層２７を融除する
。開口または通路２７はフォトレジスト２１およびピラ
ラックスフ０誘電フィルム層１９を通って銅バッド１７
の表面に延在する。
使用されるレーザは、２４８ナノメータ（ｎｍ）波長の
エクサイマレーザ放射レーザパルスであることが好まし
い。レーザは例えばほぼ０．００５乃至ｏ、ｏｏｓイン
チの深さを有する通路２７を融除するために使用される
。
このようにして限定された通路２７により、銅２９は第
５図に示されるように通常の電気分解付着方法によって
電気分解的に開口２７中に付着される。
銅２９はフォトレジスト層２１の上面２２より上まで堆
積される。
最後に、第６図に示されているようにフォトレジスト層
２１が剥がして除去され、パッド１７上に形成された所
望の構造２９を残し、例えば基礎板上に設けられた接続
パッドと相互接続を行うのに十分な長さでビララックス
ＴＭ絶縁層（９の上方に延在する。
理解できるように、上記の方法は構造２９のような構造
を形成する通常の方法に付随する多数のステップを回避
する。構造２９はまたバッド１７を形成するエツチング
処理後に設けられ、それによってさらに正確な構造配置
をもたらす。最後に、第４図に示されたようなレーザ融
除は小さい構造の形成を実現し、したがって相互接続密
度を高める。
論議を簡単にするために、１つの金属構造２９の形成が
記載されている。当業者は、好ましい実施例の方法がマ
スク２３のような種々の適切に構成されたマスクを使用
して多数のこのような構造の種々のパターンの形成に適
用可能なことを理解するであろう。
当業者はさらに本発明の技術的範囲を逸脱することなく
好ましい実施例の種々の適用および修正が行われること
ができることを理解するであろう。
したがって、本発明は添付された特許請求の範囲の各請
求項の範囲内で特に上記において限定される以外に実現
されることができることを理解すべきである。
【図面の簡単な説明】
第１図乃至第６図は、好ましい実施例による浮出し金属
構造の構成における種々の段階を示す断面図である。 １１・・・誘電フィルム絶縁体、１３・・・導電層、１
５・・・レジスト部分、１７・・・パッド、２１・・・
フォトレジスト層、２３・・・マスク、２７・・・通路
、２９・・・構造。

Claims (12)

    【特許請求の範囲】
  1. （１）基体上に導電層を形成し、 前記導電層から導電パッドを形成し、 前記パッド上に誘電フィルム絶縁体を形成し、前記誘電
    フィルム絶縁体上にマスク層を形成し、前記パッドに到
    達する通路を形成するために前記マスク層および前記誘
    電フィルム絶縁体を融除し、 誘電フィルム絶縁体上で少なくとも通路の一部を満たす
    導電材料を前記通路中に挿入し、 前記マスク層を除去して前記構造を形成するステップを
    含む相互接続構造を形成する方法。
  2. （２）前記融除するステップはレーザにより前記マスク
    層および誘電フィルム絶縁体を融除する請求項１記載の
    方法。
  3. （３）前記レーザはエクサイマレーザを含む請求項２記
    載の方法。
  4. （４）前記融除するステップは、前記マスク層に関して
    前記構造を限定する手段を含むマスクを位置し、 前記マスク層および前記誘電フィルム絶縁体を融除する
    ために前記マスクを通過してレーザ光ビームを照射する
    請求項１記載の相互接続構造を形成する方法。
  5. （５）前記誘電フィルム絶縁体を形成するステップは前
    記パッド上に段階的にキャストレジンを供給することを
    含む請求項４記載の方法。
  6. （６）前記マスク層はフォトレジスト層を含み、前記除
    去ステップでは前記フォトレジストは剥がして取除かれ
    る請求項５記載の方法。
  7. （７）前記レーザ光ビームを通すステップは、エクサイ
    マレーザで前記レーザ光ビームを発生するステップを含
    む請求項４記載の方法。
  8. （８）前記エクサイマレーザは２４８ナノメータの波長
    を発生する請求項７記載の方法。
  9. （９）誘電フィルム絶縁体基体と、 前記基体上に形成された導電パッドと、 前記導電パッド上に形成された浮出し金属構造と、 前記構造と接触していない前記パッドの部分および前記
    基体が前記絶縁体によって取囲まれ、前記金属構造が前
    記絶縁体によって部分的に包囲され、そこから延び出る
    ように前記パッドおよび前記浮出し金属構造に関して前
    記基体上に形成された誘電フィルム絶縁体とを含む回路
    構造。
  10. （１０）前記誘電フィルム絶縁体は段階的なキャストレ
    ジンを含む請求項９記載の回路構造。
  11. （１１）前記誘電基体は段階的なキャストレジンを含む
    請求項１０記載の回路構造。
  12. （１２）前記絶縁体によって包囲された前記浮出し金属
    構造の部分は５乃至８ミルの長さであり、前記絶縁体か
    ら延び出る部分は２乃至３ミルの長さである請求項１１
    記載の回路構造。
JP2155603A 1989-06-16 1990-06-15 相互接続構造およびその製造方法 Expired - Lifetime JPH0744330B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US367,278 1989-06-16
US07/367,278 US4961259A (en) 1989-06-16 1989-06-16 Method of forming an interconnection by an excimer laser

Publications (2)

Publication Number Publication Date
JPH0332095A true JPH0332095A (ja) 1991-02-12
JPH0744330B2 JPH0744330B2 (ja) 1995-05-15

Family

ID=23446544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2155603A Expired - Lifetime JPH0744330B2 (ja) 1989-06-16 1990-06-15 相互接続構造およびその製造方法

Country Status (4)

Country Link
US (1) US4961259A (ja)
EP (1) EP0403851B1 (ja)
JP (1) JPH0744330B2 (ja)
DE (1) DE69012444T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5283948A (en) * 1991-05-31 1994-02-08 Cray Research, Inc. Method of manufacturing interconnect bumps
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
DE69424393T2 (de) * 1993-12-28 2001-02-15 Nec Corp., Tokio/Tokyo Verfahren zur Bildung von Kontaktbohrungen in einer isolierenden Membran und Verfahren zum Schneiden der Membran
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5722162A (en) * 1995-10-12 1998-03-03 Fujitsu Limited Fabrication procedure for a stable post
US5789140A (en) * 1996-04-25 1998-08-04 Fujitsu Limited Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue
US6303488B1 (en) 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
KR100333612B1 (ko) * 1999-09-21 2002-04-24 구자홍 인쇄회로기판의 회로패턴 노출부 형성방법
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
WO2006004671A2 (en) * 2004-06-25 2006-01-12 Tessera, Inc. Microelectronic package structure with spherical contact pins
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8564909B1 (en) 2011-10-24 2013-10-22 Magnecomp Corporation Multilayer bond pads for hard disk drive suspensions
US11171101B2 (en) * 2020-03-31 2021-11-09 Raytheon Company Process for removing bond film from cavities in printed circuit boards

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453795A (en) * 1975-12-01 1984-06-12 Hughes Aircraft Company Cable-to-cable/component electrical pressure wafer connector assembly
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
JPH0815152B2 (ja) * 1986-01-27 1996-02-14 三菱電機株式会社 半導体装置及びその製造方法
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist

Also Published As

Publication number Publication date
EP0403851A3 (en) 1991-07-03
US4961259A (en) 1990-10-09
DE69012444D1 (de) 1994-10-20
JPH0744330B2 (ja) 1995-05-15
EP0403851B1 (en) 1994-09-14
EP0403851A2 (en) 1990-12-27
DE69012444T2 (de) 1995-02-09

Similar Documents

Publication Publication Date Title
JPH0332095A (ja) 相互接続構造およびその製造方法
JP4134503B2 (ja) 回路形成基板の製造方法
US4666818A (en) Method of patterning resist for printed wiring board
US5840622A (en) Phase mask laser fabrication of fine pattern electronic interconnect structures
US5567329A (en) Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5464662A (en) Fabrication method of printed wiring board
JPH08264749A (ja) 凹部を含んだ基体上に導電通路を形成する方法
JP3908610B2 (ja) 多層配線基板の製造方法
KR100384354B1 (ko) 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
US6783688B2 (en) Method and apparatus for structuring printed circuit boards
KR100642741B1 (ko) 양면 배선기판의 제조방법
US5254435A (en) Method of patterning resist
JP2685443B2 (ja) プリント回路基板の加工法
JPH11121900A (ja) 回路基板の製造方法
TWI815596B (zh) 加成法細線路電路板製造方法
JP2994295B2 (ja) ビルドアッププリント配線板およびその製造方法
JPH04501487A (ja) 微細な要素の電気回路
JPH04199893A (ja) 配線基板の製造方法
JPH0645760A (ja) 多層基板およびその製造方法
JPH1126937A (ja) 多層配線基板の製造方法
JPH02268497A (ja) 厚膜基板の製造方法
JP2004119947A (ja) 多層プリント配線板及びその製造方法
JP2000124605A (ja) レーザーによりヴィアを形成するプリント基板の製造方法
JPH04287394A (ja) プリント配線板の製造方法
JPS6343396A (ja) 配線板の製造方法