JPH0758314B2 - 回路基板検査方法 - Google Patents
回路基板検査方法Info
- Publication number
- JPH0758314B2 JPH0758314B2 JP63205320A JP20532088A JPH0758314B2 JP H0758314 B2 JPH0758314 B2 JP H0758314B2 JP 63205320 A JP63205320 A JP 63205320A JP 20532088 A JP20532088 A JP 20532088A JP H0758314 B2 JPH0758314 B2 JP H0758314B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- impedance
- voltage
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品等が実装された回路基板の良否を
検査する回路基板検査方法に係り、特に、測定用交流信
号の正の半波と負の半波に対して異なったインピーダン
スを有する素子等が装着された回路基板に好適な検査方
法に関するものである。
検査する回路基板検査方法に係り、特に、測定用交流信
号の正の半波と負の半波に対して異なったインピーダン
スを有する素子等が装着された回路基板に好適な検査方
法に関するものである。
電子部品等が実装された回路基板の検査にインサーキッ
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
トテスタと称される回路基板検査装置が利用されるよう
になってきた。
第７図にその一例が示されているが、例えば信号源１か
ら所定周波数の測定用交流電圧を発し、増幅器２を介し
て被検査回路基板（以下、「テスト基板」と言う。）３
に加えると、同基板３にはそのインピーダンスZXの大き
さに逆比例した電流が流れる。この電流は例えば電流検
出器４に取り込まれて検出され、ここで電圧に変換され
たのちA/Dコンバータ５にてディジタル変換され測定部
６に加えられる。測定部６はこの変数データを利用して
上記テスト基板３のインピーダンスZXを演算により求
め、あらかじめメモリに記憶させておいた基準値ZSと比
較する。この場合、下記の式で示されるように所定の許
容差±α内に入っていれば良、許容差外であれば不良と
判定し、判定結果は表示器７などへ表示するようになっ
ている。
ら所定周波数の測定用交流電圧を発し、増幅器２を介し
て被検査回路基板（以下、「テスト基板」と言う。）３
に加えると、同基板３にはそのインピーダンスZXの大き
さに逆比例した電流が流れる。この電流は例えば電流検
出器４に取り込まれて検出され、ここで電圧に変換され
たのちA/Dコンバータ５にてディジタル変換され測定部
６に加えられる。測定部６はこの変数データを利用して
上記テスト基板３のインピーダンスZXを演算により求
め、あらかじめメモリに記憶させておいた基準値ZSと比
較する。この場合、下記の式で示されるように所定の許
容差±α内に入っていれば良、許容差外であれば不良と
判定し、判定結果は表示器７などへ表示するようになっ
ている。
「良」の判定 ZS−αZXZS＋α 「不良」の判定 ZX＜ZS−α 又は ZX＞ZS＋α 〔発明が解決しようとする課題〕 この従来の基板検査における良否判定方法は単純である
という利点を有している。ところで、ディジタル測定系
を備えた回路基板検査装置においてはよく知られている
ように、例えばＡ−Ｄ変換の際アナログ入力電圧に1LSB
相当の電圧変化があってもディジタルデータは変化しな
いという不感幅があり、いわゆる量子化誤差が生じる。
という利点を有している。ところで、ディジタル測定系
を備えた回路基板検査装置においてはよく知られている
ように、例えばＡ−Ｄ変換の際アナログ入力電圧に1LSB
相当の電圧変化があってもディジタルデータは変化しな
いという不感幅があり、いわゆる量子化誤差が生じる。
この場合、テスト基板に流れる電流が比較的大きい値で
あればA/Dコンバータの入力電圧も大きいからそれほど
問題とはならないが、流れる電流が小さくなるとA/Dコ
ンバータの入力電圧に占める不感増電圧の割合が大きく
なって測定誤差が増大し無視できなくなる。しかしなが
ら、従来の基板検査においてはこの点について必ずしも
考慮されていないため、例えばZXの値はZS±αの範囲に
入っていても測定値としては量子化誤差に基づく測定誤
差が加わわってその範囲を逸脱し、「良」を「不良」と
誤判定することがある。
あればA/Dコンバータの入力電圧も大きいからそれほど
問題とはならないが、流れる電流が小さくなるとA/Dコ
ンバータの入力電圧に占める不感増電圧の割合が大きく
なって測定誤差が増大し無視できなくなる。しかしなが
ら、従来の基板検査においてはこの点について必ずしも
考慮されていないため、例えばZXの値はZS±αの範囲に
入っていても測定値としては量子化誤差に基づく測定誤
差が加わわってその範囲を逸脱し、「良」を「不良」と
誤判定することがある。
この発明は上記の事情に鑑みなされたもので、その目的
は、被測定インピーダンスZX本来のばらつきに対する許
容差に上記量子化誤差に基づく測定誤差分をディジタル
変換されたデータの大きさに応じて自動的に加算し、誤
判定を防止するようにした高精度の回路基板検査方法を
提供することにある。
は、被測定インピーダンスZX本来のばらつきに対する許
容差に上記量子化誤差に基づく測定誤差分をディジタル
変換されたデータの大きさに応じて自動的に加算し、誤
判定を防止するようにした高精度の回路基板検査方法を
提供することにある。
この発明の実施例が示されている第１図を参照すると、
上記の課題を解決するため次に示すイないしハの手段を
備えている。
上記の課題を解決するため次に示すイないしハの手段を
備えている。
イ．例えばあらかじめ良品と確認されているｎ個の回路
基板について信号源から１つの測定点ごとに１サイクル
の測定用交流電圧を加え、＋の半波期間と−の半波期間
に流れる電流の平均値をそれぞれ測定して＋半波期間及
び−半波期間の電流平均値に対応するインピーダンスＺ
μSA及びＺμSBを求め、この値を当該測定点における基
準インピーダンスZSA及びZSBとして保持する基準データ
メモリ20c及び測定データメモリ20d。
基板について信号源から１つの測定点ごとに１サイクル
の測定用交流電圧を加え、＋の半波期間と−の半波期間
に流れる電流の平均値をそれぞれ測定して＋半波期間及
び−半波期間の電流平均値に対応するインピーダンスＺ
μSA及びＺμSBを求め、この値を当該測定点における基
準インピーダンスZSA及びZSBとして保持する基準データ
メモリ20c及び測定データメモリ20d。
ロ．上記各測定点の＋半波期間及び−半波期間における
電流データとその平均値とからそれぞれ自乗平均値σを
求め、例えばこの自乗平均値σに基づいて＋半波期間及
び−半波期間における被測定インピーダンスZXA及びZXB
のばらつきに対する許容差α1A，α1Bを設定するととも
に、上記インピーダンスZXの量子化に伴う測定誤差、す
なわちリーディング誤差分としては例えばZXの測定値の
ディジタル変換データの大きさに関連する許容差α2A，
α2Bを設定する許容差設定手段20a。
電流データとその平均値とからそれぞれ自乗平均値σを
求め、例えばこの自乗平均値σに基づいて＋半波期間及
び−半波期間における被測定インピーダンスZXA及びZXB
のばらつきに対する許容差α1A，α1Bを設定するととも
に、上記インピーダンスZXの量子化に伴う測定誤差、す
なわちリーディング誤差分としては例えばZXの測定値の
ディジタル変換データの大きさに関連する許容差α2A，
α2Bを設定する許容差設定手段20a。
ハ．例えば＋半波期間及び−半波期間のインピーダンス
測定に上記ばらつきの許容差α1とリーディング誤差α2
を自動的に加算し、次の式によりインピーダンス比較を
行ってテスト基板３の良否を判定する比較手段20b。
測定に上記ばらつきの許容差α1とリーディング誤差α2
を自動的に加算し、次の式によりインピーダンス比較を
行ってテスト基板３の良否を判定する比較手段20b。
（判定式） ＋半波期間 ZSA−（α1A＋α2A）ZXZSA＋（α1A＋α2A） ……
（1a） −半波期間 ZSB−（α1B＋α2B）ZXZSB＋（α1B＋α2B） ……
（1b） 〔作用〕 上記の手段を備えることにより、インピーダンス測定値
に量子化による測定誤差が含まれていてもテスト基板の
良否は正しく判定される。
（1a） −半波期間 ZSB−（α1B＋α2B）ZXZSB＋（α1B＋α2B） ……
（1b） 〔作用〕 上記の手段を備えることにより、インピーダンス測定値
に量子化による測定誤差が含まれていてもテスト基板の
良否は正しく判定される。
この実施例においては、まず、あらかじめ良品と確認さ
れている複数の基板を測定してそのデータを収集し、次
にそれと同一方法でテスト基板を測定したのち両者のデ
ータを比較して良否判定を行うようになっている。
れている複数の基板を測定してそのデータを収集し、次
にそれと同一方法でテスト基板を測定したのち両者のデ
ータを比較して良否判定を行うようになっている。
上記第１図と併せて第２図を参照すると、例えば信号源
11から第２図（イ）に示されるような１サイクルの測定
用交流電圧が発せられ、増幅器12を介して良品基板３に
加えられる。これにより、同基板３にはそのインピーダ
ンスZSの大きさに逆比例した電流が流れる。この場合、
基板３にダイオードなどが装着されていると測定用交流
電圧の正の半波に対しては低インピーダンスで、負の半
波に対しては高インピーダンスとなるから流れる電流は
第２図（ロ）のようになる。この電流は例えば電流／電
圧変換器13にて検出されたのち第２図（ハ）に示される
ように所定の利得で電圧に変換され、スイッチ14へ加え
られる。
11から第２図（イ）に示されるような１サイクルの測定
用交流電圧が発せられ、増幅器12を介して良品基板３に
加えられる。これにより、同基板３にはそのインピーダ
ンスZSの大きさに逆比例した電流が流れる。この場合、
基板３にダイオードなどが装着されていると測定用交流
電圧の正の半波に対しては低インピーダンスで、負の半
波に対しては高インピーダンスとなるから流れる電流は
第２図（ロ）のようになる。この電流は例えば電流／電
圧変換器13にて検出されたのち第２図（ハ）に示される
ように所定の利得で電圧に変換され、スイッチ14へ加え
られる。
この実施例においては、上記信号源11と電流／電圧変換
器13の動作は例えば測定部20により制御され、信号源11
は所定周波数の交流電圧を上記したように１サイクル送
出する。また、電流／電圧変換器13は基板に流れる正方
向の電流と負方向の電流を検出し、一定の利得でそれぞ
れ正又は負の同一極性の電圧に変換するようになってい
る。なお、切換制御器15は例えば信号源11から発せられ
る測定用交流電圧の正の半波と負の半波をそれぞれ方形
波電圧に波形整形し、その出力で上記スイッチ14を第２
図（ニ）に示されるように正の半波期間は接点Ａ側に駆
動し、負の半波期間は接点Ｂ側へ駆動するようになって
いる。
器13の動作は例えば測定部20により制御され、信号源11
は所定周波数の交流電圧を上記したように１サイクル送
出する。また、電流／電圧変換器13は基板に流れる正方
向の電流と負方向の電流を検出し、一定の利得でそれぞ
れ正又は負の同一極性の電圧に変換するようになってい
る。なお、切換制御器15は例えば信号源11から発せられ
る測定用交流電圧の正の半波と負の半波をそれぞれ方形
波電圧に波形整形し、その出力で上記スイッチ14を第２
図（ニ）に示されるように正の半波期間は接点Ａ側に駆
動し、負の半波期間は接点Ｂ側へ駆動するようになって
いる。
これにより、上記基板３に流れた電流の一方の半波期間
０〜πにおける変換電圧は例えば第２図（ホ）に示され
るように積分器16により積分され、他方の半波期間π〜
２πにおける変換電圧は同図（ヘ）に示されるように積
分器17にて積分される。これら良品基板の積分電圧をV
SA,VSBとすると、この２つの積分電圧は同図（ト）及び
（チ）に示されるようにそれぞれA/Dコンバータ18及び1
9にてディジタル変換され、測定部20に送られる。測定
部20はこれらの積分電圧データにより測定用交流電圧の
正、負の各半波に対する良品基板の中心インピーダンス
ZSAμ及びZSBμを演算するとともに、テスト基板のイン
ピーダンスのばらつきに対する許容差α1A，α1Bを例え
ば許容差設定手段20aにて求め、それと同時的に量子化
誤差による許容差加算分α2A，α2Bをとり終わると、テ
スト基板３について上記と同一方法により正の半波と負
の半波におけるインピーダンスZXA,ZXBが測定され、式
（1a），（1b）によりデータの比較が行われたのち、
良、不良の判定結果や測定データが記録・表示部21に送
られて表示、記録される。
０〜πにおける変換電圧は例えば第２図（ホ）に示され
るように積分器16により積分され、他方の半波期間π〜
２πにおける変換電圧は同図（ヘ）に示されるように積
分器17にて積分される。これら良品基板の積分電圧をV
SA,VSBとすると、この２つの積分電圧は同図（ト）及び
（チ）に示されるようにそれぞれA/Dコンバータ18及び1
9にてディジタル変換され、測定部20に送られる。測定
部20はこれらの積分電圧データにより測定用交流電圧の
正、負の各半波に対する良品基板の中心インピーダンス
ZSAμ及びZSBμを演算するとともに、テスト基板のイン
ピーダンスのばらつきに対する許容差α1A，α1Bを例え
ば許容差設定手段20aにて求め、それと同時的に量子化
誤差による許容差加算分α2A，α2Bをとり終わると、テ
スト基板３について上記と同一方法により正の半波と負
の半波におけるインピーダンスZXA,ZXBが測定され、式
（1a），（1b）によりデータの比較が行われたのち、
良、不良の判定結果や測定データが記録・表示部21に送
られて表示、記録される。
この場合、式（1a），（1b）におけるインピーダンスの
ばらつきに対する許容差α1と量子化に伴う測定誤差の
加算値α2は、例えば次の式 α1＝k1σ＋k2Ｚμ〔Ω〕 ……（２） α2＝Ｚμk3ρ〔Ω〕 ……（３） にて求めるようになっている。なお、上式中k1,k2,k3は
定数で、ρは正、負各半波のディジタル変換データの大
きさに関連する変数である。
ばらつきに対する許容差α1と量子化に伴う測定誤差の
加算値α2は、例えば次の式 α1＝k1σ＋k2Ｚμ〔Ω〕 ……（２） α2＝Ｚμk3ρ〔Ω〕 ……（３） にて求めるようになっている。なお、上式中k1,k2,k3は
定数で、ρは正、負各半波のディジタル変換データの大
きさに関連する変数である。
以下、上記α1，α2の求め方について説明する。いま、
ＮビットのA/Dコンバータにてフルスケール入力電圧VFS
をディジタル変換すると2N個のディジタルデータが得ら
れる。この場合、隣り合うデータ間では最小ビットすな
わちLSBに１ディジットの大きさの差がある。この大き
さの差をアナログ入力電圧ΔＶに換算するとよく知られ
ているように、 ΔＶ＝VFS×2-N ……（４） で表され、フルスケール入力電圧VFSと変換ビット数Ｎ
で定まる一定値となる。
ＮビットのA/Dコンバータにてフルスケール入力電圧VFS
をディジタル変換すると2N個のディジタルデータが得ら
れる。この場合、隣り合うデータ間では最小ビットすな
わちLSBに１ディジットの大きさの差がある。この大き
さの差をアナログ入力電圧ΔＶに換算するとよく知られ
ているように、 ΔＶ＝VFS×2-N ……（４） で表され、フルスケール入力電圧VFSと変換ビット数Ｎ
で定まる一定値となる。
したがって、A/Dコンバータに入力する被変換アナログ
電圧がΔＶ以下の範囲で変化してもそのディジタルデー
タは変わらず、この電圧ΔＶがA/Dコンバータの不感幅
となる。上記2-Nは一般にA/Dコンバータの分解能と言わ
れ、また、ディジタルデータが不感幅電圧ΔＶの中央値
と一致するように調整された理想的なA/Dコンバータで
は、±ΔV/2に対応する±1LSB/2が量子化誤差と称され
ている。
電圧がΔＶ以下の範囲で変化してもそのディジタルデー
タは変わらず、この電圧ΔＶがA/Dコンバータの不感幅
となる。上記2-Nは一般にA/Dコンバータの分解能と言わ
れ、また、ディジタルデータが不感幅電圧ΔＶの中央値
と一致するように調整された理想的なA/Dコンバータで
は、±ΔV/2に対応する±1LSB/2が量子化誤差と称され
ている。
ここで、第３図に示されるように上記フルスケール電圧
VFSより低い電圧をVSAμ、そのディジタル変換データを
DSAとすると、この電圧VSAμを含むΔＶ内の他の電圧V
SA,VSA′等も同様にデータDSAに変換されることにな
る。
VFSより低い電圧をVSAμ、そのディジタル変換データを
DSAとすると、この電圧VSAμを含むΔＶ内の他の電圧V
SA,VSA′等も同様にデータDSAに変換されることにな
る。
よって、電圧VSAμ，VSA,VSA′，ΔＶに対応するインピ
ーダンスの真値をそれぞれDSAμ，DSA,DSA′，ΔDAとす
ると、 ｜DSA-DSA′｜ΔDA の範囲では当然のことながら DSA＝DSA′＝DSAμと測定され、量子化誤差が生じる。
ーダンスの真値をそれぞれDSAμ，DSA,DSA′，ΔDAとす
ると、 ｜DSA-DSA′｜ΔDA の範囲では当然のことながら DSA＝DSA′＝DSAμと測定され、量子化誤差が生じる。
よって、ディジタルデータ化に基づくリーディング誤
差、すなわちデータ読み取り値に対する量子化誤差の割
合をεAとすると、 εA＝｜DSA-DSAμ|/DSAμ 又は εA＝｜DSA′−DSAμ|/DSAμ であり、これをアナログ電圧で表すと εA＝｜VSA-VSAμ|/VSAμ 又は εA＝VSA′−VSAμ／VSAμ となる。
差、すなわちデータ読み取り値に対する量子化誤差の割
合をεAとすると、 εA＝｜DSA-DSAμ|/DSAμ 又は εA＝｜DSA′−DSAμ|/DSAμ であり、これをアナログ電圧で表すと εA＝｜VSA-VSAμ|/VSAμ 又は εA＝VSA′−VSAμ／VSAμ となる。
最大誤差は上式右辺の分子がΔＶに等しくなった場合で
あるから、一般には εA＝ΔV/VSAμ ……（５） となる。この場合、右辺の分子ΔＶは式（４）の説明で
述べたように一定値であるから、リーディング誤差を小
さくするためには分母のVSAμを大きくすればよい。
あるから、一般には εA＝ΔV/VSAμ ……（５） となる。この場合、右辺の分子ΔＶは式（４）の説明で
述べたように一定値であるから、リーディング誤差を小
さくするためには分母のVSAμを大きくすればよい。
式（５）に式（４）を代入して書き換えると、 εA＝VFS×2-N／VSAμ ここで、VFSはフルケース入力電圧であるから、Ｎビッ
トA/Dコンバータの変換データでは2Nに対応する。ま
た、VSAμは同様にDSAμに対応するから、上式を εA＝2N×2-N／DSAμ ……（５′） と置き換えることができる。
トA/Dコンバータの変換データでは2Nに対応する。ま
た、VSAμは同様にDSAμに対応するから、上式を εA＝2N×2-N／DSAμ ……（５′） と置き換えることができる。
したがって、リーディング誤差εAを例えば１％以内と
すると上式のεA＝0.01とおいて DSAμ＝100（01100100） が得られ、A/Dコンバータの入力電圧（Ｋ）はこれを満
足するように設定すればよいことになる。この実施例に
おいては例えば測定部20がA/Dコンバータ18の変換デー
タ（第２図（ト））を監視し、その入力すなわち積分器
18の出力（第２図（ホ））が上記Ｋとなるように電流／
電圧変換器13の利得を制御して固定するようになってい
る。
すると上式のεA＝0.01とおいて DSAμ＝100（01100100） が得られ、A/Dコンバータの入力電圧（Ｋ）はこれを満
足するように設定すればよいことになる。この実施例に
おいては例えば測定部20がA/Dコンバータ18の変換デー
タ（第２図（ト））を監視し、その入力すなわち積分器
18の出力（第２図（ホ））が上記Ｋとなるように電流／
電圧変換器13の利得を制御して固定するようになってい
る。
第４図（イ）には、あらかじめ良品として確認されてい
るｎ個の基板の同一測定点を仮りにアナログで測定した
として、その半波期間０〜πにおける積分電圧VSAiの平
均値VSAμを例えば により求め、この平均値に対する各積分電圧の分布をプ
ロットした場合の例が示されている。ただし、同図の横
軸はアナログの電圧、縦軸は測定データ数（基板数）を
表すものとする。ここで、ｎを適当な大きさにするとデ
ータ数の分布状態は例えば実線で示されるように平均値
VSAμに対して左右対称の正規分布に近似する。
るｎ個の基板の同一測定点を仮りにアナログで測定した
として、その半波期間０〜πにおける積分電圧VSAiの平
均値VSAμを例えば により求め、この平均値に対する各積分電圧の分布をプ
ロットした場合の例が示されている。ただし、同図の横
軸はアナログの電圧、縦軸は測定データ数（基板数）を
表すものとする。ここで、ｎを適当な大きさにするとデ
ータ数の分布状態は例えば実線で示されるように平均値
VSAμに対して左右対称の正規分布に近似する。
よって、その自乗平均値σSAを から求めると、供試基板数ｎの99％強が±３σSAの範囲
内に入り、この範囲から外れる数はよく知られているよ
うに１％以下となる。
内に入り、この範囲から外れる数はよく知られているよ
うに１％以下となる。
この場合、供試基板にはすべて良品が用いられているの
で、±３σSAから外れた１％以下の数も良品として判定
する必要がある。
で、±３σSAから外れた１％以下の数も良品として判定
する必要がある。
ここで、各アナログ電圧データVSAiをビット数の極めて
大きいA/Dコンバータでディジタル変換し、量子化によ
る測定誤差が無視できるようにしてインピーダンスを求
めると、例えば第５図の（イ）の実線で示されるように
上記第４図（イ）と相似のインピーダンス分布図が得ら
れる。しかし、実際には８ビットのA/Dコンバータを用
い、１％の量子化に伴う測定誤差、すなわちリーディン
グ誤差を許すことにしているから、インピーダンスZSAi
に対応するディジタル変換データの読み値DSAiの分布は
同図の点線で示されるようになる。
大きいA/Dコンバータでディジタル変換し、量子化によ
る測定誤差が無視できるようにしてインピーダンスを求
めると、例えば第５図の（イ）の実線で示されるように
上記第４図（イ）と相似のインピーダンス分布図が得ら
れる。しかし、実際には８ビットのA/Dコンバータを用
い、１％の量子化に伴う測定誤差、すなわちリーディン
グ誤差を許すことにしているから、インピーダンスZSAi
に対応するディジタル変換データの読み値DSAiの分布は
同図の点線で示されるようになる。
そこでこの実施例においては測定誤差等も考慮し、例え
ば式（２）のk1を３、k2を２％とおき、リーディング誤
差を無視できるとすると、 となるから α1＝３σSA＋0.02ZSAμ［Ω］ ……（2a） 又は α1＝（３σSA／ZSAμ＋0.02）×100［％］ ……（2b） に設定されている。
ば式（２）のk1を３、k2を２％とおき、リーディング誤
差を無視できるとすると、 となるから α1＝３σSA＋0.02ZSAμ［Ω］ ……（2a） 又は α1＝（３σSA／ZSAμ＋0.02）×100［％］ ……（2b） に設定されている。
次に、量子化に伴う測定誤差、すなわちリーディング誤
差に対する許容差への加算分α2について説明する。上
記第２図に示されるように、例えばダイオードにプラス
の電圧を加えたときとマイナスの電圧を加えたときとで
は、そのインピーダンスが著しく異なる。いま、＋半波
側のディジタル変換データ（同図（ト））がほぼ100カ
ウント（01100100）となるように第１図の電流／電圧変
換器13の利得を制御すると、−半波側のディジタル変換
データ（第２図（チ））は100カウントをかなり下回る
値となり、したがって、そのリーディング誤差は大きく
なる。
差に対する許容差への加算分α2について説明する。上
記第２図に示されるように、例えばダイオードにプラス
の電圧を加えたときとマイナスの電圧を加えたときとで
は、そのインピーダンスが著しく異なる。いま、＋半波
側のディジタル変換データ（同図（ト））がほぼ100カ
ウント（01100100）となるように第１図の電流／電圧変
換器13の利得を制御すると、−半波側のディジタル変換
データ（第２図（チ））は100カウントをかなり下回る
値となり、したがって、そのリーディング誤差は大きく
なる。
−半波側のインピーダンスのばらつきが正規分布とみな
せる場合、その分布は例えば第４図（ロ）のようにプロ
ットできる。しかし、このような分布特性を有する電圧
のディジタル変換したデータをプロットすると、変換デ
ータ値が大きい場合には第５図（ロ）の実線のようにな
るが、データ値が小さい場合にはリーディング誤差の影
響により同図の点線で示されるようにばらつきが大きく
なる。
せる場合、その分布は例えば第４図（ロ）のようにプロ
ットできる。しかし、このような分布特性を有する電圧
のディジタル変換したデータをプロットすると、変換デ
ータ値が大きい場合には第５図（ロ）の実線のようにな
るが、データ値が小さい場合にはリーディング誤差の影
響により同図の点線で示されるようにばらつきが大きく
なる。
このばらつきの増加は、本来、上記α1の計算時にα1に
取り込まれるべきものであるが、良品基板のサンプル数
ｎが小さいときなどでは必ずしもすべて吸収しきれず、
無視できなくなる。
取り込まれるべきものであるが、良品基板のサンプル数
ｎが小さいときなどでは必ずしもすべて吸収しきれず、
無視できなくなる。
この場合、リーディング誤差εBは、その中心値をDSBμ
とすると、式（５′）にならい εB＝1/DSBμ ……（６） これ％表示し、変数ρを用いて表すと εB＝ρ×100〔％〕 ……（７） ただし、ρ＝1/（DSBμ×100） となる。
とすると、式（５′）にならい εB＝1/DSBμ ……（６） これ％表示し、変数ρを用いて表すと εB＝ρ×100〔％〕 ……（７） ただし、ρ＝1/（DSBμ×100） となる。
この誤差分をリーディング誤差に伴う許容差α2とし、
一般化すると α2＝εB＝ρ×100〔％〕 ……（3a） となる。中心インピーダンスＺμに対しては α2＝Ｚμ・k3・ρ〔Ω〕 ……（3b） となり、上記式（３）と等価な式が得られる。ここでk3
は通常、１である。
一般化すると α2＝εB＝ρ×100〔％〕 ……（3a） となる。中心インピーダンスＺμに対しては α2＝Ｚμ・k3・ρ〔Ω〕 ……（3b） となり、上記式（３）と等価な式が得られる。ここでk3
は通常、１である。
このようにして、良品基板の実測データによりインピー
ダンスのばらつきに対する許容差α1とA/Dコンバータの
変換誤差に対する許容差α2を設定した後、テスト基板
のインピーダンス測定に入る。
ダンスのばらつきに対する許容差α1とA/Dコンバータの
変換誤差に対する許容差α2を設定した後、テスト基板
のインピーダンス測定に入る。
なお、基板上のダイオードが上記説明の状態と逆方向に
接続されている場合には、＋半波期間でリーディング誤
差が増大することになるから、実用上はプラス、マイナ
スの各半波期間ごとにα1（α1A，α1B）とα2（α2A，
α2B）を設定する必要がある。
接続されている場合には、＋半波期間でリーディング誤
差が増大することになるから、実用上はプラス、マイナ
スの各半波期間ごとにα1（α1A，α1B）とα2（α2A，
α2B）を設定する必要がある。
上記の説明中、定数k1,k2,k3等の値は一例を示したもの
であり、検査の実行に当ってはそれぞれ実情に合わせ適
宜調整してよい。α1，α2についても同様であって、支
障が無ければ演算により求めた値の端数を丸めるなどし
て検査の簡単化を図ることが望ましい。
であり、検査の実行に当ってはそれぞれ実情に合わせ適
宜調整してよい。α1，α2についても同様であって、支
障が無ければ演算により求めた値の端数を丸めるなどし
て検査の簡単化を図ることが望ましい。
なお、第６図には上記ばらつきに対する許容差α1と測
定誤差に対する加算値α2を測定部20にて自動設定する
場合の一例が流れ線図で示されている。
定誤差に対する加算値α2を測定部20にて自動設定する
場合の一例が流れ線図で示されている。
以上、詳細に説明したように、この発明においては良品
と確認されている回路基板の各測定点に１サイクルの測
定用交流信号を加え、その正及び負の各半波に対して流
れる電流に対応するインピーダンスを測定し、その平均
値ZSAμ及びZSBμを当該測定点の基準インピーダンスと
するとともに平均値ZSAμ，ZSBμと上記インピーダンス
測定データとの自乗平均値σSA，σSBの３倍すなわち３
σSA,3σSBを算出し、これに例えば平均値ZSAμ及びZSB
μの２％を加えた値α1A＝３σSA＋ZSAμ×２％，α1B
＝３σSB＋ZSBμ×２％をテスト基板のばらつきに対す
る許容差として設定するようになっている。
と確認されている回路基板の各測定点に１サイクルの測
定用交流信号を加え、その正及び負の各半波に対して流
れる電流に対応するインピーダンスを測定し、その平均
値ZSAμ及びZSBμを当該測定点の基準インピーダンスと
するとともに平均値ZSAμ，ZSBμと上記インピーダンス
測定データとの自乗平均値σSA，σSBの３倍すなわち３
σSA,3σSBを算出し、これに例えば平均値ZSAμ及びZSB
μの２％を加えた値α1A＝３σSA＋ZSAμ×２％，α1B
＝３σSB＋ZSBμ×２％をテスト基板のばらつきに対す
る許容差として設定するようになっている。
更に、ディジタル変換されタデータの値に関連する変数
ρを算出し、この変数ρと既知の定数k3及びインピーダ
ンスＺμとの積α2＝Ｚμ×k3ρをA/Dコンバータの量子
化に伴う測定誤差として上記α1A，α1Bへ自動的に加算
し、テスト基板に対する良否判定の許容差とするように
なっている。
ρを算出し、この変数ρと既知の定数k3及びインピーダ
ンスＺμとの積α2＝Ｚμ×k3ρをA/Dコンバータの量子
化に伴う測定誤差として上記α1A，α1Bへ自動的に加算
し、テスト基板に対する良否判定の許容差とするように
なっている。
したがってこの回路基板検査方法によれば、テスト基板
が有する本来のインピーダンスのばらつきに対してはも
とより、Ａ−Ｄ変換に伴う測定誤差も含めて正確な良否
判定を自動的に行うことができる。
が有する本来のインピーダンスのばらつきに対してはも
とより、Ａ−Ｄ変換に伴う測定誤差も含めて正確な良否
判定を自動的に行うことができる。
第１図ないし第６図はこの発明の実施例に係り、第１図
はこの発明が適用された回路基板検査装置の構成の一例
を示すブロック線図、第２図は各部の動作説明図、第３
図は量子化に伴う測定誤差の説明図、第４図及び第５図
は良否判定許容差α1，α2の設定原理説明図、第６図は
許容差α1，α2を測定部にて自動的に設定する場合の一
例を示すフローチャート、第７図は従来装置の構成を示
すブロック線図である。 図中、11は信号源、３は被検査回路基板、13は電流／電
圧変換器、16,17は積分器、18,19はA/Dコンバータ、20
は測定部である。
はこの発明が適用された回路基板検査装置の構成の一例
を示すブロック線図、第２図は各部の動作説明図、第３
図は量子化に伴う測定誤差の説明図、第４図及び第５図
は良否判定許容差α1，α2の設定原理説明図、第６図は
許容差α1，α2を測定部にて自動的に設定する場合の一
例を示すフローチャート、第７図は従来装置の構成を示
すブロック線図である。 図中、11は信号源、３は被検査回路基板、13は電流／電
圧変換器、16,17は積分器、18,19はA/Dコンバータ、20
は測定部である。
Claims (1)
- 【請求項１】信号源から被検査回路基板に測定用交流信
号を加えて得られる応答信号を電圧に変換して積分し、
そのディジタル変換データにより測定部にて上記被検査
回路基板のインピーダンスを測定するとともに、該測定
値をあらかじめ良品基板から取り込んだ基準値と比較
し、所定の許容差内にあるか否かにより上記被検査回路
基板の良否を判定する回路基板検査方法において、 上記被検査回路基板のインピーダンスのばらつきに対し
ては、上記測定用交流信号の正の半周期および負の半周
期の各々について、あらかじめ上記良品基板から求めら
れているインピーダンス分布特性の３σに所定値を加え
た第１および第２の許容差をそれぞれ設定し、上記応答
信号の積分電圧をディジタル変換する際に伴う量子化誤
差に起因する上記被検査回路基板のインピーダンス測定
誤差に対しては、あらかじめ上記良品基板から求められ
ているインピーダンスの大きさに応じた所定値を上記第
１および第２の許容差に自動的に加算して上記被検査回
路基板の良否判定を行なうことを特徴とする回路基板検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205320A JPH0758314B2 (ja) | 1988-08-18 | 1988-08-18 | 回路基板検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205320A JPH0758314B2 (ja) | 1988-08-18 | 1988-08-18 | 回路基板検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0254186A JPH0254186A (ja) | 1990-02-23 |
| JPH0758314B2 true JPH0758314B2 (ja) | 1995-06-21 |
Family
ID=16504995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205320A Expired - Fee Related JPH0758314B2 (ja) | 1988-08-18 | 1988-08-18 | 回路基板検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758314B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119247114B (zh) * | 2024-12-09 | 2025-03-04 | 电子科技大学成都学院 | 一种用于检测集成电路性能的测试方法 |
-
1988
- 1988-08-18 JP JP63205320A patent/JPH0758314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254186A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US6639539B1 (en) | System and method for extending the dynamic range of an analog-to-digital converter | |
| JPH0645941A (ja) | 検査装置 | |
| JPH0254186A (ja) | 回路基板検査方法 | |
| JPH0766031B2 (ja) | 検査装置 | |
| JPH0758317B2 (ja) | 回路基板検査装置の良否判定許容差設定方法 | |
| JPS6158323A (ja) | デ−タ変換器の試験方法 | |
| JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
| Souders | Data converter test methods | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| JP2001160754A (ja) | Ｄ／ａコンバータ | |
| JPH01253664A (ja) | デイザによるしきい値測定方法 | |
| JPH02140018A (ja) | 信号レベル検出装置 | |
| KR0163720B1 (ko) | 디지탈/아나로그 변환기의 테스트방법 | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 | |
| JP3621519B2 (ja) | デバイスの良否判定方法 | |
| JPS61253934A (ja) | Ａ／ｄ変換器の試験装置 | |
| JPS639315A (ja) | デイジタル・アナログ変換回路の直線性検出回路 | |
| JPH10170613A (ja) | 回路検査装置 | |
| JPH01262483A (ja) | 半導体集積回路の試験装置 | |
| JPS60173482A (ja) | 異常波形検査装置 | |
| JPH05273282A (ja) | 可変磁器コンデンサの検査装置 | |
| JPS6025439A (ja) | 材料試験機の計測装置 | |
| JP2001083212A (ja) | 信号検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |