JPH0770475B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0770475B2 JPH0770475B2 JP60022933A JP2293385A JPH0770475B2 JP H0770475 B2 JPH0770475 B2 JP H0770475B2 JP 60022933 A JP60022933 A JP 60022933A JP 2293385 A JP2293385 A JP 2293385A JP H0770475 B2 JPH0770475 B2 JP H0770475B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- temperature
- heat treatment
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P10/00—Bonding of wafers, substrates or parts of devices
- H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
- H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
Landscapes
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は二枚の半導体基板を一体化して一枚の半導体基
板を製造する方法に関する。
板を製造する方法に関する。
本発明者等は二枚の半導体基板を直接接着して一枚の半
導体基板とする技術を開発し、先に提案している（特願
昭58−159276号）。これは、鏡面研磨された二枚の半導
体基板を十分清浄な雰囲気下でゴミなどの異物を介在さ
せることなく研磨面同士を密着させることにより、強固
な接着半導体基板を得、さらにこれを200℃以上の温度
で熱処理することにより接着強度がより大になり、事実
上一体化した一枚の半導体基板を得るものである。同じ
導電型半導体基板を直接接着すれば、界面を通して電流
を流すことができ、異なる導電型の半導体基板同士を直
接接着すれば、界面は整流特性を示す。
導体基板とする技術を開発し、先に提案している（特願
昭58−159276号）。これは、鏡面研磨された二枚の半導
体基板を十分清浄な雰囲気下でゴミなどの異物を介在さ
せることなく研磨面同士を密着させることにより、強固
な接着半導体基板を得、さらにこれを200℃以上の温度
で熱処理することにより接着強度がより大になり、事実
上一体化した一枚の半導体基板を得るものである。同じ
導電型半導体基板を直接接着すれば、界面を通して電流
を流すことができ、異なる導電型の半導体基板同士を直
接接着すれば、界面は整流特性を示す。
このような半導体基板の直接接着法は、種々の半導体素
子への応用が可能であるが、上記した最低限の条件で着
接接着した半導体基板は、ときに界面の電気的特性が所
望のものと異なる場合がある。このためこの直接接着基
板を用いて素子を形成すると、素子特性の不良が発生す
ることがあるという問題点があった。
子への応用が可能であるが、上記した最低限の条件で着
接接着した半導体基板は、ときに界面の電気的特性が所
望のものと異なる場合がある。このためこの直接接着基
板を用いて素子を形成すると、素子特性の不良が発生す
ることがあるという問題点があった。
本発明は上記した点に鑑みなされなもので、直接接着法
により優れた電気的特性を示す半導体基板を製造する方
法を提供することを目的とする。
により優れた電気的特性を示す半導体基板を製造する方
法を提供することを目的とする。
本発明は、鏡面研磨された二枚の半導体基板の研磨面同
士を清浄な雰囲気下で直接密着させ200℃以上に加熱し
て一体化する工程、およびこの加熱工程と同時またはそ
の後に一体化した半導体基板を水素雰囲気下で200℃以
上の温度で熱処理する工程を備える。
士を清浄な雰囲気下で直接密着させ200℃以上に加熱し
て一体化する工程、およびこの加熱工程と同時またはそ
の後に一体化した半導体基板を水素雰囲気下で200℃以
上の温度で熱処理する工程を備える。
水素雰囲気下の熱処理は例えば、電気炉内の炉芯管に水
素ガス若しくは水素プラズマまたはこれらの両方を含む
ガスを流し、この中に半導体基板をおいて加熱する。こ
の熱処理は温度が高い方が処理時間が短くて済むが、処
理をする半導体基板に損傷を与えない温度（即ち、半導
体基板を溶融させない温度）でなくてはならない。実験
によれば、熱処理温度が200℃未満では所望の効果が得
られない。また350℃以下では処理時間が長くなりすぎ
実用的ではない。熱処理の時間は温度以外に半導体基板
の大きさにも依存する。大きい半導体基板ではそれだけ
長い熱処理時間が必要である。またこの水素雰囲気下で
の熱処理は、接着後に行なう場合、素子形成工程前は勿
論、酸化，拡散，電極形成等の素子形成工程の任意の工
程の後に行なうことができる。
素ガス若しくは水素プラズマまたはこれらの両方を含む
ガスを流し、この中に半導体基板をおいて加熱する。こ
の熱処理は温度が高い方が処理時間が短くて済むが、処
理をする半導体基板に損傷を与えない温度（即ち、半導
体基板を溶融させない温度）でなくてはならない。実験
によれば、熱処理温度が200℃未満では所望の効果が得
られない。また350℃以下では処理時間が長くなりすぎ
実用的ではない。熱処理の時間は温度以外に半導体基板
の大きさにも依存する。大きい半導体基板ではそれだけ
長い熱処理時間が必要である。またこの水素雰囲気下で
の熱処理は、接着後に行なう場合、素子形成工程前は勿
論、酸化，拡散，電極形成等の素子形成工程の任意の工
程の後に行なうことができる。
本発明によれば、直接接着法により接着界面の電気的特
性の優れた半導体基板を得ることができる。
性の優れた半導体基板を得ることができる。
本発明が直接接着基板の電気的特性に影響を与える機
構、更には直接接着自体の詳細な機構は未だ明らかでな
いが、次のように考えられる。
構、更には直接接着自体の詳細な機構は未だ明らかでな
いが、次のように考えられる。
半導体基板の鏡面研磨面同士を接触させると、表面のOH
基や吸着水の水素結合で密着する。更に200℃以上に加
熱することにより、OH基の脱水縮合や水分の蒸発が起こ
り、半導体基板を構成する原子同士が結合する。この際
全ての原子が結合するわけではなく、未結合のいわゆる
ダングリングボンドが存在し、これが直接接着基板の電
気的特性に悪影響を与える。これに対して水素雰囲気下
での熱処理を加えると、ダングリングボンドは水素で埋
められ、その結果直接接着した基板の界面の電気的特性
が改善される。
基や吸着水の水素結合で密着する。更に200℃以上に加
熱することにより、OH基の脱水縮合や水分の蒸発が起こ
り、半導体基板を構成する原子同士が結合する。この際
全ての原子が結合するわけではなく、未結合のいわゆる
ダングリングボンドが存在し、これが直接接着基板の電
気的特性に悪影響を与える。これに対して水素雰囲気下
での熱処理を加えると、ダングリングボンドは水素で埋
められ、その結果直接接着した基板の界面の電気的特性
が改善される。
以下本発明の実施例を説明する。
比抵抗1/1000Ω・cm、厚さ400μｍのｐ型Si基板を二枚
用意し、それぞれの被接合面を鏡面研磨して表面粗さ50
0Å以下に形成する。この基板に、H2O2＋H2SO4→王水ボ
イル→稀HFによる前処理工程を引き続き行なって、脱脂
および表面に披着したステインフィルムの除去を行な
う。次にこれらの基板を清浄な水で数分程度水洗し、室
温でスピンナー処理のような脱水処理を実施する。この
処理工程は、基板表面に吸着していると想定される水分
はそのまま残し、過剰な水分を除去するもので、この吸
着水分が殆ど揮散する100℃以上の加熱乾燥は避ける。
これらの処理を経た基板を、例えばクラス１以下の清浄
な雰囲気に設置して、その鏡面研磨面に実質的に異物が
介在しない状態で研磨面同士を密着させて結合する。こ
うして直接接着した基板に、水素ガスを流した電気炉中
で1000℃,2時間の熱処理をした。
用意し、それぞれの被接合面を鏡面研磨して表面粗さ50
0Å以下に形成する。この基板に、H2O2＋H2SO4→王水ボ
イル→稀HFによる前処理工程を引き続き行なって、脱脂
および表面に披着したステインフィルムの除去を行な
う。次にこれらの基板を清浄な水で数分程度水洗し、室
温でスピンナー処理のような脱水処理を実施する。この
処理工程は、基板表面に吸着していると想定される水分
はそのまま残し、過剰な水分を除去するもので、この吸
着水分が殆ど揮散する100℃以上の加熱乾燥は避ける。
これらの処理を経た基板を、例えばクラス１以下の清浄
な雰囲気に設置して、その鏡面研磨面に実質的に異物が
介在しない状態で研磨面同士を密着させて結合する。こ
うして直接接着した基板に、水素ガスを流した電気炉中
で1000℃,2時間の熱処理をした。
次にこれらの接着基板両面にAl電極を形成し、ブレード
で5mm□に、ダイシングし、破砕層をエッチングして第
１図に示す構造のチップを得た。図において、11,12はS
i基板、13は接着界面、14,15はAl電極を示す。このよう
にして得られた本実施例による試料群を第１群とする。
で5mm□に、ダイシングし、破砕層をエッチングして第
１図に示す構造のチップを得た。図において、11,12はS
i基板、13は接着界面、14,15はAl電極を示す。このよう
にして得られた本実施例による試料群を第１群とする。
なお比較のため、基板接着後の熱処理条件の異なる次の
ような第２群および第３群の試料を作った。第２群の試
料は、上記実施例と同様に直接接着した基板に、窒素を
流した電気炉内で1000℃,2時間の熱処理をし、更に水素
を流した電気炉中で500℃,3時間の熱処理を示したも
の、第３群の試料は上記実施例と同様に接着した基板に
窒素を流した電気炉中で1000℃,2時間の熱処理をしたも
のである。
ような第２群および第３群の試料を作った。第２群の試
料は、上記実施例と同様に直接接着した基板に、窒素を
流した電気炉内で1000℃,2時間の熱処理をし、更に水素
を流した電気炉中で500℃,3時間の熱処理を示したも
の、第３群の試料は上記実施例と同様に接着した基板に
窒素を流した電気炉中で1000℃,2時間の熱処理をしたも
のである。
このようにして得られた各群のチップをそれぞれ50個無
作為に抽出し、電極間抵抗を測定した。電極間抵抗は計
算によれば、３×10-4Ωになる。比抵抗のばらつきや厚
さのばらつきを見込んで６×10-4Ω以上のものを高抵抗
品として評価した。本発明に含まれる第１群および第２
群の試料には高抵抗品はなかった。これに対して第３群
には７個の高抵抗品が含まれ、また第２群の水素雰囲気
中での熱処理をする前の状態のものには８個の高抵抗品
が含まれていた。
作為に抽出し、電極間抵抗を測定した。電極間抵抗は計
算によれば、３×10-4Ωになる。比抵抗のばらつきや厚
さのばらつきを見込んで６×10-4Ω以上のものを高抵抗
品として評価した。本発明に含まれる第１群および第２
群の試料には高抵抗品はなかった。これに対して第３群
には７個の高抵抗品が含まれ、また第２群の水素雰囲気
中での熱処理をする前の状態のものには８個の高抵抗品
が含まれていた。
以上の実施例から、水素雰囲気中での熱処理を加えるこ
とにより接着界面の電気的特性が改善されることが明ら
かである。
とにより接着界面の電気的特性が改善されることが明ら
かである。
次に本発明を具体的な素子製造に適用した実施例を説明
する。
する。
一面を上記実施例と同様に鏡面研磨した比抵抗80Ω・cm
のｎ型Si基板と、やはり一面を上記実施例と同様に鏡面
研磨した比抵抗１Ω・cmのｐ型Si基板を、それぞれ上記
実施例と同様に充分に洗浄，乾燥し、ゴミなどの異物の
介在しない清浄な雰囲気下で研磨面同士を密着させ、更
に窒素ガスを流した電気炉中で1000℃,2時間の熱処理を
した。次に接着基板のｐ型基板側を研磨してｐ型層が厚
さ50Ωμｍになるようにした。第２図（ａ）がこの状態
であり、21がｎ型基板、22がｐ型層、23が接着界面であ
る。
のｎ型Si基板と、やはり一面を上記実施例と同様に鏡面
研磨した比抵抗１Ω・cmのｐ型Si基板を、それぞれ上記
実施例と同様に充分に洗浄，乾燥し、ゴミなどの異物の
介在しない清浄な雰囲気下で研磨面同士を密着させ、更
に窒素ガスを流した電気炉中で1000℃,2時間の熱処理を
した。次に接着基板のｐ型基板側を研磨してｐ型層が厚
さ50Ωμｍになるようにした。第２図（ａ）がこの状態
であり、21がｎ型基板、22がｐ型層、23が接着界面であ
る。
この接着基板のｎ型基板21をコレクタ、ｐ型層22をベー
スとして、酸化とn+拡散,Al電極形成を行なって第２図
（ｂ）のようなトランジスタを形成した。24がn+エミッ
タ層、25はコレクタ・コンタクトをとるためのn+型層、
26は酸化膜、27,28,29はAl電極である。
スとして、酸化とn+拡散,Al電極形成を行なって第２図
（ｂ）のようなトランジスタを形成した。24がn+エミッ
タ層、25はコレクタ・コンタクトをとるためのn+型層、
26は酸化膜、27,28,29はAl電極である。
このようにして形成したトランジスタのエミッタ接地電
流増幅率を測定したところ、hfe＝２〜３であった。
流増幅率を測定したところ、hfe＝２〜３であった。
次にこのトランジスタを、電気炉の石英製炉芯管内に入
れ、水素ガスを流しながら500℃で５時間の熱処理をし
た。この結果トランジスタの電流増幅率はhfe＝10〜12
に増加した。
れ、水素ガスを流しながら500℃で５時間の熱処理をし
た。この結果トランジスタの電流増幅率はhfe＝10〜12
に増加した。
以上のようにこの実施例によれば、水素ガス雰囲気中で
の熱処理を加えることにより、直接接着基板を用いて優
れた電気的特性を持つトランジスタを得ることができ
る。
の熱処理を加えることにより、直接接着基板を用いて優
れた電気的特性を持つトランジスタを得ることができ
る。
第１図は本発明の一実施例を説明するための図、第２図
（ａ）（ｂ）は他の実施例を説明するための図である。 11,12……ｐ型Si基板、13……接着界面、14,15……電
極、21……ｎ型Si基板、22…ｐ型層、23……接着界面、
24……n+型エミッタ層、25……n+型層、26……酸化層、
27,28,29……Al電極。
（ａ）（ｂ）は他の実施例を説明するための図である。 11,12……ｐ型Si基板、13……接着界面、14,15……電
極、21……ｎ型Si基板、22…ｐ型層、23……接着界面、
24……n+型エミッタ層、25……n+型層、26……酸化層、
27,28,29……Al電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−13773（ＪＰ，Ａ) 特開 昭60−51700（ＪＰ，Ａ) 特公 昭37−114（ＪＰ，Ｂ１) 特公 昭49−26455（ＪＰ，Ｂ１)
Claims (2)
- 【請求項１】鏡面研磨した二枚の半導体基板の研磨面同
士を清浄な雰囲気下で密着させ、200℃以上でかつ半導
体基板に損傷を与えない温度で加熱して一体化する工程
と、この加熱工程と同時にまたはその後に、一体化した
半導体基板に水素雰囲気下で200℃以上でかつ半導体基
板に損傷を与えない温度で熱処理を行なう工程とを備え
たことを特徴とする半導体基板の製造方法。 - 【請求項２】前記水素雰囲気は、水素ガス若しくは水素
プラズマまたはこれらの両方を含むガスである特許請求
の範囲第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022933A JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022933A JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61183916A JPS61183916A (ja) | 1986-08-16 |
| JPH0770475B2 true JPH0770475B2 (ja) | 1995-07-31 |
Family
ID=12096432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022933A Expired - Lifetime JPH0770475B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770475B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1230026B (it) * | 1988-10-28 | 1991-09-24 | Sgs Thomson Microelectronics | Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59202640A (ja) * | 1983-05-02 | 1984-11-16 | Toshiba Corp | 半導体ウエハの処理方法 |
| JPS6227040A (ja) * | 1985-07-26 | 1987-02-05 | Sapporo Breweries Ltd | 物質を澱粉に吸着あるいは包接させる方法 |
-
1985
- 1985-02-08 JP JP60022933A patent/JPH0770475B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61183916A (ja) | 1986-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2633536B2 (ja) | 接合型半導体基板の製造方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JPH0246722A (ja) | 半導体装置の製造方法 | |
| JPS60121715A (ja) | 半導体ウエハの接合方法 | |
| JPH09509792A (ja) | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 | |
| JPH0770475B2 (ja) | 半導体基板の製造方法 | |
| US3496631A (en) | Manufacture of semi-conductor devices | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH05129258A (ja) | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JPH0658934B2 (ja) | 半導体装置の製造方法 | |
| US3457475A (en) | Semiconductor device with integral electrodes,constituting a unitary vitreous structure | |
| JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JP2576163B2 (ja) | 平板接着法 | |
| JP2579928B2 (ja) | 半導体素子およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0691006B2 (ja) | 半導体ウエハの接合方法 | |
| JP3048089B2 (ja) | シリコン単結晶ウェーハの処理方法 | |
| JP2621851B2 (ja) | 半導体基板の接合方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| KR100349184B1 (ko) | 웨이퍼접합방법 | |
| JP2643001B2 (ja) | 半導体装置の製造方法 | |
| JPS6362219A (ja) | 半導体基板の接合方法 | |
| JPS61207063A (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |