JPH0770645B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0770645B2 JPH0770645B2 JP61136680A JP13668086A JPH0770645B2 JP H0770645 B2 JPH0770645 B2 JP H0770645B2 JP 61136680 A JP61136680 A JP 61136680A JP 13668086 A JP13668086 A JP 13668086A JP H0770645 B2 JPH0770645 B2 JP H0770645B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- hybrid integrated
- sealing resin
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011347 resin Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 description 23
- 238000007789 sealing Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路に関し、特にサーマルヘッドや密
着型イメージセンサ等のような、列状に配置された同一
寸法の部品、例えば半導体集積回路を具備する混成集積
回路において、前記部品を樹脂封止（表面コートあるい
はプリコート）する際に、封止樹脂の流れを必要最小限
にし得る混成集積回路に関する。
着型イメージセンサ等のような、列状に配置された同一
寸法の部品、例えば半導体集積回路を具備する混成集積
回路において、前記部品を樹脂封止（表面コートあるい
はプリコート）する際に、封止樹脂の流れを必要最小限
にし得る混成集積回路に関する。
従来、この種の混成集積回路は、例えば第２図に模式的
平面図を示すように、薄膜状あるいは厚膜状に配線され
たセラミックやほうろう等の基板１上に半導体集積回路
２を列状に並べ、しかる後にこれらの半導体集積回路を
封止樹脂３によって封止する構造となっていた。第３図
は第２図のＡ−Ａ′線部における模式的断面図を示すも
のである。
平面図を示すように、薄膜状あるいは厚膜状に配線され
たセラミックやほうろう等の基板１上に半導体集積回路
２を列状に並べ、しかる後にこれらの半導体集積回路を
封止樹脂３によって封止する構造となっていた。第３図
は第２図のＡ−Ａ′線部における模式的断面図を示すも
のである。
上述した従来の混成集積回路、例えば８本/mmの発熱抵
抗体解像度を有するA4版サーマルヘッドにおいて、単一
の半導体集積回路が64本の発熱抵抗体を駆動する場合に
は、1728本の発熱抵抗体を駆動するために合計27個の半
導体集積回路が8mmのピッチで基板１上に配置されるこ
とになる。半導体集積回路の横寸法ｂは凡そ1.5〜2.5mm
であるので、半導体集積回路間の間隙ｃは凡そ6.5〜5.5
mmとなり、この間隙は半導体集積回路の横寸法ｂの数倍
の値となる。従って、この半導体集積回路を耐環境性向
上のために封止樹脂３によって封止すると、第２図に示
すように、封止樹脂は縦寸法ａの半導体集積回路部にお
いてはl2の寸法となり、半導体集積回路が搭載されてい
ない基板部においてはl1の寸法となり（l1〉l2），半導
体集積回路のない領域における封止樹脂の流れは大とな
る。封止樹脂の流れの差ｄ＝（l1−l2）の値は搭載部品
によって異なるが一般には１〜3mmとなる。このｄの値
が大きくなると近傍の配線パターンや実装部品等に影響
を与えることになり、混成集積回路を小型化は著しい障
害を受けることになる。
抗体解像度を有するA4版サーマルヘッドにおいて、単一
の半導体集積回路が64本の発熱抵抗体を駆動する場合に
は、1728本の発熱抵抗体を駆動するために合計27個の半
導体集積回路が8mmのピッチで基板１上に配置されるこ
とになる。半導体集積回路の横寸法ｂは凡そ1.5〜2.5mm
であるので、半導体集積回路間の間隙ｃは凡そ6.5〜5.5
mmとなり、この間隙は半導体集積回路の横寸法ｂの数倍
の値となる。従って、この半導体集積回路を耐環境性向
上のために封止樹脂３によって封止すると、第２図に示
すように、封止樹脂は縦寸法ａの半導体集積回路部にお
いてはl2の寸法となり、半導体集積回路が搭載されてい
ない基板部においてはl1の寸法となり（l1〉l2），半導
体集積回路のない領域における封止樹脂の流れは大とな
る。封止樹脂の流れの差ｄ＝（l1−l2）の値は搭載部品
によって異なるが一般には１〜3mmとなる。このｄの値
が大きくなると近傍の配線パターンや実装部品等に影響
を与えることになり、混成集積回路を小型化は著しい障
害を受けることになる。
本発明の目的は、列状に配置された搭載部品間隙部の封
止樹脂の流れを最小にし近傍の配線パターンや実装部品
に対する悪影響を防ぎ、かつ小型化に適した混成集積回
路を提供することにある。
止樹脂の流れを最小にし近傍の配線パターンや実装部品
に対する悪影響を防ぎ、かつ小型化に適した混成集積回
路を提供することにある。
本発明の混成集積回路は、基板上に複数の電子部品が、
各電子部品の幅よりも広い間隔でもって等間隔に一直線
状に搭載される混成集積回路において、隣り合う前記電
子部品の間にダミー部品をそれぞれ搭載し、かつ一直線
状に形成される樹脂で前記電子部品および前記ダミー部
品を表面コートしたことを特徴とする。
各電子部品の幅よりも広い間隔でもって等間隔に一直線
状に搭載される混成集積回路において、隣り合う前記電
子部品の間にダミー部品をそれぞれ搭載し、かつ一直線
状に形成される樹脂で前記電子部品および前記ダミー部
品を表面コートしたことを特徴とする。
次に、本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例の要部を模式的に示した
平面図である。１は配線導電体を具備する混成集積回路
用基板であり、２は所望とする電子部品、例えば半導体
集積回路である。これらの半導体集積回路間には同一形
状のダミー用シリコン片３が搭載され、シリコン片３は
搭載部品間の間隙が等間隔になるように配置される。こ
れらの半導体集積回路及びシリコン片を封止樹脂によっ
て封止すると第１図に示すように半導体集積回路（シリ
コン片）部及びこれらの間隙部における封止樹脂の流れ
の差ｄ′＝（l3−l2）は小さくなる。例えば半導体集積
回路（シリコン片）の寸法を2.5mmとし、半導体集積回
路とシリコン片との間隙を3mmとするとｄ′の値は0.5mm
以下となる。従って、本発明の実施によって封止樹脂の
流れは従来の値（ｄ＝１〜3mm）に較べて著しく小さく
なる。それ故、本発明は近傍の基板領域に与える封止樹
脂の影響を小さくし、混成集積回路を小型化する利点を
有する。
る。第１図は本発明の一実施例の要部を模式的に示した
平面図である。１は配線導電体を具備する混成集積回路
用基板であり、２は所望とする電子部品、例えば半導体
集積回路である。これらの半導体集積回路間には同一形
状のダミー用シリコン片３が搭載され、シリコン片３は
搭載部品間の間隙が等間隔になるように配置される。こ
れらの半導体集積回路及びシリコン片を封止樹脂によっ
て封止すると第１図に示すように半導体集積回路（シリ
コン片）部及びこれらの間隙部における封止樹脂の流れ
の差ｄ′＝（l3−l2）は小さくなる。例えば半導体集積
回路（シリコン片）の寸法を2.5mmとし、半導体集積回
路とシリコン片との間隙を3mmとするとｄ′の値は0.5mm
以下となる。従って、本発明の実施によって封止樹脂の
流れは従来の値（ｄ＝１〜3mm）に較べて著しく小さく
なる。それ故、本発明は近傍の基板領域に与える封止樹
脂の影響を小さくし、混成集積回路を小型化する利点を
有する。
なお、本発明が上記した効果を呈する搭載部品あるいは
ダミー部品の材料，形状，機能等は特に限定されるべき
ものではなく、また部品の搭載・配置方法も特に指定さ
れるべきものではない。勿論、封止樹脂の成分、塗布方
法等も特に指定されるべきものではない。
ダミー部品の材料，形状，機能等は特に限定されるべき
ものではなく、また部品の搭載・配置方法も特に指定さ
れるべきものではない。勿論、封止樹脂の成分、塗布方
法等も特に指定されるべきものではない。
しかしながら、本発明は特に微細パターンを有する混成
集積回路に対して効果があり、搭載部品としては半導体
集積回路が適し、ダミー部品としてはシリコン片が適当
であり、封止樹脂としてはプリコート用のシリコーン樹
脂が特に適している。また配置方法としては半導体集積
回路とシリコン片とを交互に等間隔で配置することが望
ましい。勿論本発明は、半導体集積回路等の搭載部品
と、シリコン片等のダミー部品とが形状，材質等が異な
っていても適用できるものであり、また半導体集積回路
間の寸法が異なっていてもよいことは論を持たない。
集積回路に対して効果があり、搭載部品としては半導体
集積回路が適し、ダミー部品としてはシリコン片が適当
であり、封止樹脂としてはプリコート用のシリコーン樹
脂が特に適している。また配置方法としては半導体集積
回路とシリコン片とを交互に等間隔で配置することが望
ましい。勿論本発明は、半導体集積回路等の搭載部品
と、シリコン片等のダミー部品とが形状，材質等が異な
っていても適用できるものであり、また半導体集積回路
間の寸法が異なっていてもよいことは論を持たない。
以上説明したように本発明は、列状に配置された搭載部
品間間隙部に封止樹脂流れ防止用のダミー部品を配置搭
載することにより、搭載部品を封止するための樹脂の流
れを最小にできる。その結果、近傍の配線パターンや実
装部品に対する悪影響を防ぐことができ、小型化に適し
た混成集積回路が得られる。
品間間隙部に封止樹脂流れ防止用のダミー部品を配置搭
載することにより、搭載部品を封止するための樹脂の流
れを最小にできる。その結果、近傍の配線パターンや実
装部品に対する悪影響を防ぐことができ、小型化に適し
た混成集積回路が得られる。
第１図は本発明の一実施例の要部を模式的に示す平面
図、第２図は従来例の要部を模式的に示す平面図、第３
図は第２図のＡ−Ａ′線部における断面図である。 １……基板、２……半導体集積回路、２′……シリコン
片、３……封止樹脂。
図、第２図は従来例の要部を模式的に示す平面図、第３
図は第２図のＡ−Ａ′線部における断面図である。 １……基板、２……半導体集積回路、２′……シリコン
片、３……封止樹脂。
Claims (1)
- 【請求項１】基板上に複数の電子部品が、各電子部品の
幅よりも広い間隔でもって等間隔に一直線状に搭載され
る混成集積回路において、隣り合う前記電子部品の間に
ダミー部品をそれぞれ搭載し、かつ一直線状に形成され
る樹脂で前記電子部品および前記ダミー部品を表面コー
トしたことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136680A JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136680A JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291157A JPS62291157A (ja) | 1987-12-17 |
| JPH0770645B2 true JPH0770645B2 (ja) | 1995-07-31 |
Family
ID=15180961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136680A Expired - Lifetime JPH0770645B2 (ja) | 1986-06-11 | 1986-06-11 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770645B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4518113B2 (ja) | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP4518114B2 (ja) | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939940U (ja) * | 1982-09-07 | 1984-03-14 | アルプス電気株式会社 | 混成集積回路装置 |
-
1986
- 1986-06-11 JP JP61136680A patent/JPH0770645B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62291157A (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060186526A1 (en) | Semiconductor device and its wiring method | |
| JPH0770645B2 (ja) | 混成集積回路 | |
| JPH04326561A (ja) | リードフレーム | |
| JPH0732274B2 (ja) | 磁気センサ | |
| JPS6221559A (ja) | サ−マルヘツド | |
| US5305021A (en) | Thermal head | |
| JP2755731B2 (ja) | Ｔａｂテープ | |
| JPH05299535A (ja) | 半導体装置 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| JPH0634115Y2 (ja) | ボンディングパッドの配置構造 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPS5979774A (ja) | 複数の発熱体アレイを有するサ−マルヘツド | |
| JPH0638438Y2 (ja) | 混成集積回路装置 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPS6242854A (ja) | サ−マルヘツド | |
| JPH0823009A (ja) | 半導体装置の製造方法 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPS61168952A (ja) | 半導体集積回路装置 | |
| JPH0462945A (ja) | フリップチップ実装方法 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH09129770A (ja) | 集積回路装置 | |
| JPH0731563Y2 (ja) | 混成集積回路のケース材 | |
| JPH0737148B2 (ja) | 感熱記録ヘツド | |
| JPH0343719Y2 (ja) | ||
| JPH02116152A (ja) | 混成集積回路装置 |