JPH0638438Y2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0638438Y2 JPH0638438Y2 JP1988148152U JP14815288U JPH0638438Y2 JP H0638438 Y2 JPH0638438 Y2 JP H0638438Y2 JP 1988148152 U JP1988148152 U JP 1988148152U JP 14815288 U JP14815288 U JP 14815288U JP H0638438 Y2 JPH0638438 Y2 JP H0638438Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- metal substrate
- metal
- substrate
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims 2
- 238000005192 partition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Casings For Electric Apparatus (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は混成集積回路に関し、特に同一基板上にデジタ
ル系及びアナログ系回路が形成された混成集積回路の改
良に関する。
ル系及びアナログ系回路が形成された混成集積回路の改
良に関する。
（ロ）従来の技術 従来、混成集積回路はセラミックス基板上あるいは絶縁
処理された金属基板上に所望形状の導電路を形成し、そ
の導電路上に複数の半導体素子が固着されて所望の回路
機能を有する混成集積回路が提供されている。
処理された金属基板上に所望形状の導電路を形成し、そ
の導電路上に複数の半導体素子が固着されて所望の回路
機能を有する混成集積回路が提供されている。
斯る混成集積回路にデジタル系回路とアナログ系回路と
を形成する場合には同一基板上に両者の回路は形成せず
に、第３図に示す如く、一方の基板（21）上にデジタル
系回路（22）（あるいはアナログ系回路）を形成し、他
方の基板（22）上にアナログ系回路（23）（あるいはデ
ジタル系回路）が形成され、夫々の回路（22）（23）領
域を遮蔽するための金属で形成された遮蔽板（24）を有
するケース材（23）で夫々の基板（21）（22）を一体化
してアナログ系回路（23）からデジタル系回路（22）へ
の干渉の防止を行っていた。
を形成する場合には同一基板上に両者の回路は形成せず
に、第３図に示す如く、一方の基板（21）上にデジタル
系回路（22）（あるいはアナログ系回路）を形成し、他
方の基板（22）上にアナログ系回路（23）（あるいはデ
ジタル系回路）が形成され、夫々の回路（22）（23）領
域を遮蔽するための金属で形成された遮蔽板（24）を有
するケース材（23）で夫々の基板（21）（22）を一体化
してアナログ系回路（23）からデジタル系回路（22）へ
の干渉の防止を行っていた。
（ハ）考案が解決しようとする課題 上述した如く、混成集積回路にアナログ系回路とデジタ
ル系回路とを形成する場合には第３図で示した如く、夫
々の回路を形成するための二枚の基板が必要となりコス
トが高くなる問題があった。
ル系回路とを形成する場合には第３図で示した如く、夫
々の回路を形成するための二枚の基板が必要となりコス
トが高くなる問題があった。
（ニ）課題を解決するための手段 本考案は上述した課題に鑑みて為されたものであり、同
一絶縁金属基板上にデジタル系及びアナログ系回路を形
成し、デジタル系回路が形成された領域とアナログ系回
路が形成された領域とを導電性シートによって区画して
金属製の封止容器で一体化させて解決する。
一絶縁金属基板上にデジタル系及びアナログ系回路を形
成し、デジタル系回路が形成された領域とアナログ系回
路が形成された領域とを導電性シートによって区画して
金属製の封止容器で一体化させて解決する。
（ホ）作用 この様に本考案に依れば、同一絶縁金属基板上にデジタ
ル系回路が形成される領域とアナログ系回路が形成され
た領域とを導電性シートによって区画して、絶縁金属基
板と導電性シートと封止容器とを同電位にすることによ
り、アナログ系回路とデジタル系回路の夫々の回路をシ
ールドすることができる。
ル系回路が形成される領域とアナログ系回路が形成され
た領域とを導電性シートによって区画して、絶縁金属基
板と導電性シートと封止容器とを同電位にすることによ
り、アナログ系回路とデジタル系回路の夫々の回路をシ
ールドすることができる。
（ヘ）実施例 以下に第１図に示した実施例に基づいて本考案の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本考案の混成集積回路を第１図に示す如く、絶縁処理さ
れた金属基板（１）と、金属基板（１）上に形成された
アナログ系回路（２）及びデジタル系回路（３）と、ア
ナログ系回路（２）及びデジタル系回路（３）領域を区
画する導電性シート（４）と、金属基板（１）と固着一
体化される金属製の封止容器（５）とから構成される。
れた金属基板（１）と、金属基板（１）上に形成された
アナログ系回路（２）及びデジタル系回路（３）と、ア
ナログ系回路（２）及びデジタル系回路（３）領域を区
画する導電性シート（４）と、金属基板（１）と固着一
体化される金属製の封止容器（５）とから構成される。
金属基板（１）はアルミニウム基板が用いられ、その表
面には絶縁基板とするために陽極酸化によって酸化アル
ミニウム膜が形成されている。金属基板（１）はアルミ
ニウム基板に限定されるものではなく、例えば、鉄基
板、ケイ素鋼板、ホーロー基板等を用いることが可能で
ある。
面には絶縁基板とするために陽極酸化によって酸化アル
ミニウム膜が形成されている。金属基板（１）はアルミ
ニウム基板に限定されるものではなく、例えば、鉄基
板、ケイ素鋼板、ホーロー基板等を用いることが可能で
ある。
金属基板（１）上には所望形状の導電路（６）が形成さ
れ、その導電路（６）上にはIC、トランジスタ、LSI等
の複数の半導体素子（７）が固着される。本実施例にお
いて、導電路（６）上に固着された半導体素子（７）は
デジタル系とアナログ系とに区画する様に固着配置され
ている。即ち、金属基板（１）上にはデジタル系回路領
域（２）とアナログ系回路領域（３）とが区画する様に
形成されている。
れ、その導電路（６）上にはIC、トランジスタ、LSI等
の複数の半導体素子（７）が固着される。本実施例にお
いて、導電路（６）上に固着された半導体素子（７）は
デジタル系とアナログ系とに区画する様に固着配置され
ている。即ち、金属基板（１）上にはデジタル系回路領
域（２）とアナログ系回路領域（３）とが区画する様に
形成されている。
本考案の特徴とするところはデジタル系回路領域（２）
とアナログ系回路領域（３）とを区画する区画領域上に
導電性シート（４）を配置して導電性シート（４）と金
属基板（１）とを接続させるところにある。
とアナログ系回路領域（３）とを区画する区画領域上に
導電性シート（４）を配置して導電性シート（４）と金
属基板（１）とを接続させるところにある。
導電性シート（４）はゴム又は合成樹脂から成る絶縁シ
ートで第２図に示す如く、帯状に形成され、その厚さ方
向に線状導体（12）が複数本埋め込まれており、帯状の
導電性シート（４）の両面からは複数の線状導体（12）
が突出されている。斯る導電性シート（４）は特開昭62
-229714号公報、特開昭59-58709号公報に記載されてい
る。
ートで第２図に示す如く、帯状に形成され、その厚さ方
向に線状導体（12）が複数本埋め込まれており、帯状の
導電性シート（４）の両面からは複数の線状導体（12）
が突出されている。斯る導電性シート（４）は特開昭62
-229714号公報、特開昭59-58709号公報に記載されてい
る。
斯る導電性シート（４）はデジタル系回路領域（２）と
アナログ系回路領域（３）とを区画するものであり、そ
の形状は帯状、コ字状あるいはＬ字状とその形状は任意
に設定することが可能である。また、導電性シート
（４）が配置される区画領域上には導電性シート（４）
と基板（１）とを接続するための導電路（６′）が形成
されている。その導電路（６′）が形成される近傍には
金属基板（１）の金属部分を露出させるためのザグリ部
（13）が形成され、ザグリ部（13）と導電路（６′）と
はワイヤ線（14）で接続されている。
アナログ系回路領域（３）とを区画するものであり、そ
の形状は帯状、コ字状あるいはＬ字状とその形状は任意
に設定することが可能である。また、導電性シート
（４）が配置される区画領域上には導電性シート（４）
と基板（１）とを接続するための導電路（６′）が形成
されている。その導電路（６′）が形成される近傍には
金属基板（１）の金属部分を露出させるためのザグリ部
（13）が形成され、ザグリ部（13）と導電路（６′）と
はワイヤ線（14）で接続されている。
導電路（６′）上に配置される導電性シート（４）は金
属製の封止容器（５）と基板（１）とで挾持される。封
止容器（５）には導電性シート（４）を基板（１）固着
時までに保持するための凹部（15）が設けられている。
この凹部（15）内に導電性シート（11）の一方を挿入配
置した際、導電性シート（４）の他方の先端部は封止容
器（５）の段差部（16）より若干突出する様になる。
属製の封止容器（５）と基板（１）とで挾持される。封
止容器（５）には導電性シート（４）を基板（１）固着
時までに保持するための凹部（15）が設けられている。
この凹部（15）内に導電性シート（11）の一方を挿入配
置した際、導電性シート（４）の他方の先端部は封止容
器（５）の段差部（16）より若干突出する様になる。
金属基板（１）と金属製の封止容器（５）とをビス止め
等の手段によって固着一体化することで、導電性シート
（４）は封止容器（５）と基板（１）とによって挾持接
続され、基板（１）、封止容器（５）、導電性シート
（４）とが夫々共通（同電位）となり内外部のノイズを
遮蔽することができる様になる。
等の手段によって固着一体化することで、導電性シート
（４）は封止容器（５）と基板（１）とによって挾持接
続され、基板（１）、封止容器（５）、導電性シート
（４）とが夫々共通（同電位）となり内外部のノイズを
遮蔽することができる様になる。
（ト）考案の効果 以上に詳述した如く、本考案に依れば、同一基板上にデ
ジタル系回路とアナログ系回路が形成された混成集積回
路において、アナログ系回路領域とデジタル系回路領域
とを導電性シートで区画して、金属製の封止容器で封止
することにより、基板、容器、導電性シートが夫々同電
位となりデジタル系及びアナログ系回路の夫々の回路を
同一基板上にシールド効果を有して形成することがで
き、従来の如き、二枚基板を必要とせずに１枚の基板で
デジタル系及びアナログ系回路を形成することができ
る。
ジタル系回路とアナログ系回路が形成された混成集積回
路において、アナログ系回路領域とデジタル系回路領域
とを導電性シートで区画して、金属製の封止容器で封止
することにより、基板、容器、導電性シートが夫々同電
位となりデジタル系及びアナログ系回路の夫々の回路を
同一基板上にシールド効果を有して形成することがで
き、従来の如き、二枚基板を必要とせずに１枚の基板で
デジタル系及びアナログ系回路を形成することができ
る。
第１図は本考案の混成集積回路を示す断面図、第２図は
本実施例で用いる導電性シートを示す斜視図、第３図は
従来例を示す断面図である。 （１）……絶縁金属基板、（２）……デジタル系回路領
域、（３）……アナログ系回路領域、（４）……導電性
シート、（５）……封止容器。
本実施例で用いる導電性シートを示す斜視図、第３図は
従来例を示す断面図である。 （１）……絶縁金属基板、（２）……デジタル系回路領
域、（３）……アナログ系回路領域、（４）……導電性
シート、（５）……封止容器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−58709（ＪＰ，Ａ) 実願 昭47−48319号（実開 昭49− 7453号）のマイクロフィルム
Claims (2)
- 【請求項１】表面が絶縁処理された金属基板と、この金
属基板上に実装されたデジタル系回路およびアナログ系
回路と、この金属基板と一体化される金属封止容器とを
備えた混成集積回路に於て、 前記デジタル系回路が形成される領域と前記アナログ系
回路が形成される領域との間には、前記金属基板と電気
的にコンタクトした導電路が設けられ、この導電路上に
設けられた導電性シートが、前記金属基板と前記金属封
止容器で挾持されることで、この導電性シート、金属基
板および金属封止容器を同電位とし、且つ前記デジタル
系回路が形成される領域と前記アナログ系回路が形成さ
れる領域を区画することを特徴とした混成集積回路装
置。 - 【請求項２】前記金属基板と前記導電路の電気的コンタ
クトは、この導電路の近傍に露出した前記金属基板とこ
の導電路をワイヤ線で接続することにより達成される請
求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988148152U JPH0638438Y2 (ja) | 1988-11-14 | 1988-11-14 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988148152U JPH0638438Y2 (ja) | 1988-11-14 | 1988-11-14 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268469U JPH0268469U (ja) | 1990-05-24 |
| JPH0638438Y2 true JPH0638438Y2 (ja) | 1994-10-05 |
Family
ID=31419210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988148152U Expired - Lifetime JPH0638438Y2 (ja) | 1988-11-14 | 1988-11-14 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638438Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378068A (zh) * | 2012-04-17 | 2013-10-30 | 太阳诱电株式会社 | 电路模块及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS497453U (ja) * | 1972-04-24 | 1974-01-22 | ||
| JPS6031043B2 (ja) * | 1983-08-22 | 1985-07-19 | 東レ株式会社 | 異方導電性シ−ト |
-
1988
- 1988-11-14 JP JP1988148152U patent/JPH0638438Y2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 実願昭４７−４８３１９号（実開昭４９−７４５３号）のマイクロフィルム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378068A (zh) * | 2012-04-17 | 2013-10-30 | 太阳诱电株式会社 | 电路模块及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0268469U (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0755075A3 (en) | A tape carrier package | |
| JPH0638438Y2 (ja) | 混成集積回路装置 | |
| JPS6348183B2 (ja) | ||
| JPH01318259A (ja) | 混成集積回路装置 | |
| JP3754197B2 (ja) | 混成集積回路装置 | |
| JPH0338895A (ja) | 部品搭載用回路基板 | |
| JPS60261160A (ja) | 電気機器の放熱装置 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPS63300597A (ja) | シ−ルドケ−ス構造 | |
| JP2744108B2 (ja) | 混成集積回路素子 | |
| JP2562812Y2 (ja) | ハイブリッド集積回路装置 | |
| JPS6184039A (ja) | 樹脂封止形電子回路装置 | |
| JPH0353779B2 (ja) | ||
| JPH0686345U (ja) | 複合半導体装置 | |
| JPS60235443A (ja) | 半導体装置 | |
| JPS6127181Y2 (ja) | ||
| JPS60113451A (ja) | 半導体パツケ−ジ | |
| JPS5821180Y2 (ja) | 半導体装置 | |
| JPS59208765A (ja) | 半導体装置用パツケ−ジ | |
| JPS5952668U (ja) | 混成集積回路 | |
| JPH10135397A (ja) | 表面実装型半導体装置の実装方法 | |
| JPS62229963A (ja) | 湿気の吸収を減少させたプラスチツクの集積回路パツケ−ジ | |
| JPS6164186A (ja) | 電子部品リ−ドレスパツケ−ジの実装構造 | |
| JPH04144161A (ja) | 半導体集積回路装置 | |
| JPH04151859A (ja) | 混成集積回路装置 |