JPH0770984B2 - Ｌｓｉの電源回路 - Google Patents
Ｌｓｉの電源回路Info
- Publication number
- JPH0770984B2 JPH0770984B2 JP18052190A JP18052190A JPH0770984B2 JP H0770984 B2 JPH0770984 B2 JP H0770984B2 JP 18052190 A JP18052190 A JP 18052190A JP 18052190 A JP18052190 A JP 18052190A JP H0770984 B2 JPH0770984 B2 JP H0770984B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- terminal
- supply line
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for DC mains or DC distribution networks
- H02J1/10—Parallel operation of DC sources
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はLSI（大規模集積回路）の電源回路に関する
ものである。
ものである。
（従来の技術） 近年、LSIの微細加工技術の進展と共に、LSI電源線の細
線化に対する要求が強まっている。一方、微細加工と共
に電源線の配線層の厚みに対しても薄膜化が要求されて
いる。また、LSIチップ当たりの消費電流は、LSI集積密
度の向上と、LSIチップの巨大化に伴ってますます増大
している。以上のことから、電源線の単位断面積当たり
の電流密度の増大はますます強まる方向にある。
線化に対する要求が強まっている。一方、微細加工と共
に電源線の配線層の厚みに対しても薄膜化が要求されて
いる。また、LSIチップ当たりの消費電流は、LSI集積密
度の向上と、LSIチップの巨大化に伴ってますます増大
している。以上のことから、電源線の単位断面積当たり
の電流密度の増大はますます強まる方向にある。
他方、微細電源線に許容以上の電流を流し続けている
と、エレクトロマイグレーション現象によって電源線が
劣化して、ついには断線にいたることが知られている。
このエレクトロマイグレーション現象は、電源線に電流
が流れるときに電源線中を電流と逆方向に流れる電子
が、電源線を構成している金属の原子に衝突して電子の
運動量を金属原子に与え、そのため金属原子が電子の流
れる方向へ移動していくことに起因するものである。こ
のエレクトロマイグレーションはまた、電流により電源
線に発生するジュール熱によって加速される。エレクト
ロマイグレーションについては例えば野口他著の文献
「LSI全配線のエレクトロマイグレーション寿命を予
測」（日経マイクロデバイス、1989年９月号）に詳細に
記載されている。
と、エレクトロマイグレーション現象によって電源線が
劣化して、ついには断線にいたることが知られている。
このエレクトロマイグレーション現象は、電源線に電流
が流れるときに電源線中を電流と逆方向に流れる電子
が、電源線を構成している金属の原子に衝突して電子の
運動量を金属原子に与え、そのため金属原子が電子の流
れる方向へ移動していくことに起因するものである。こ
のエレクトロマイグレーションはまた、電流により電源
線に発生するジュール熱によって加速される。エレクト
ロマイグレーションについては例えば野口他著の文献
「LSI全配線のエレクトロマイグレーション寿命を予
測」（日経マイクロデバイス、1989年９月号）に詳細に
記載されている。
従来の一般的なLSIの電源回路を第４図に示す。図示す
るようにこの回路では、LSI上の電源線１と接地電源線
２間にLSIを構成する複数の回路３（C1,C2,……Cn）が
接続されている。電源供給回路４の電源出力端子は電源
線１の一端５に接続され、電源線１を通してLSIの各回
路に一定の電圧Vddを供給する。電源線２は、LSIの各回
路３の接地側に接続され、その他端６は接地されてい
る。
るようにこの回路では、LSI上の電源線１と接地電源線
２間にLSIを構成する複数の回路３（C1,C2,……Cn）が
接続されている。電源供給回路４の電源出力端子は電源
線１の一端５に接続され、電源線１を通してLSIの各回
路に一定の電圧Vddを供給する。電源線２は、LSIの各回
路３の接地側に接続され、その他端６は接地されてい
る。
この様な従来の電源回路において、電源線１上で、電流
は電源供給回路４に近い方から遠い方に向かって流れ、
その方向は一定である。他方、接地電源線２の電流ISS
はその逆方向に向かって流れ、やはり電流方向は一定と
なる。従って、この様な電源線では、上述したエレクト
ロマイグレーションの影響を大きく受けることになる。
は電源供給回路４に近い方から遠い方に向かって流れ、
その方向は一定である。他方、接地電源線２の電流ISS
はその逆方向に向かって流れ、やはり電流方向は一定と
なる。従って、この様な電源線では、上述したエレクト
ロマイグレーションの影響を大きく受けることになる。
一方、LSIの信号線においては、電圧レベルが“0"と
“1"の間で揺れるため、回路の負荷となる静電容量を充
放電する信号電流が逆向きに変化する。そのため、信号
線は電源線に比べはるかにエレクトロマイグレーション
に対して強いことが分かっている。ところがLSIの電源
線には、一定レベルの電圧が印加されるため、上述した
ようにエレクトロマイグレーション現象の影響を大きく
受ける。
“1"の間で揺れるため、回路の負荷となる静電容量を充
放電する信号電流が逆向きに変化する。そのため、信号
線は電源線に比べはるかにエレクトロマイグレーション
に対して強いことが分かっている。ところがLSIの電源
線には、一定レベルの電圧が印加されるため、上述した
ようにエレクトロマイグレーション現象の影響を大きく
受ける。
このエレクトロマイグレーション現象からLSIの電源回
路を防ぐには、（１）電源配線層の厚みを大きくす
る。、（２）電源配線の太さを大きくする、（３）電源
線の配線素材を替える、等が考えられるが、これらはい
ずれもLSIの電源線微細化の方向には反する対策であっ
た。
路を防ぐには、（１）電源配線層の厚みを大きくす
る。、（２）電源配線の太さを大きくする、（３）電源
線の配線素材を替える、等が考えられるが、これらはい
ずれもLSIの電源線微細化の方向には反する対策であっ
た。
このように、従来のLSIの電源回路では、エレクトロマ
イグレーション現象のために、配線の微細化には限度が
あり、これがLSIの微細化、高集積化に対する大きな障
害になっていた。
イグレーション現象のために、配線の微細化には限度が
あり、これがLSIの微細化、高集積化に対する大きな障
害になっていた。
（発明が解決しようとする課題） この発明は、従来のLSI電源回路における上記のような
欠点に関して成されたもので、LSI電源配線のエレクト
ロマイグレーション現象による劣化を防止し、LSI電源
配線の微細化と信頼性向上を実現することが可能な、LS
Iの電源回路を提供することを課題とする。
欠点に関して成されたもので、LSI電源配線のエレクト
ロマイグレーション現象による劣化を防止し、LSI電源
配線の微細化と信頼性向上を実現することが可能な、LS
Iの電源回路を提供することを課題とする。
［発明の構成］ （課題を解決するための手段） この発明では、上記の課題を解決するために、LSIの電
源回路において、第１の端子と第２の端子を有し、これ
らの端子間に接続されたLSI（大規模集積回路）を構成
する複数の回路に電源を供給するための電源線と、該電
源線に定電圧を供給するための電源供給回路と、該電源
供給回路からの定電圧により前記電源線を流れる電流
を、前記第１の端子と第２の端子間で周期的に逆行させ
る手段と、を備えたことを特徴とするものである。
源回路において、第１の端子と第２の端子を有し、これ
らの端子間に接続されたLSI（大規模集積回路）を構成
する複数の回路に電源を供給するための電源線と、該電
源線に定電圧を供給するための電源供給回路と、該電源
供給回路からの定電圧により前記電源線を流れる電流
を、前記第１の端子と第２の端子間で周期的に逆行させ
る手段と、を備えたことを特徴とするものである。
（作用） 電源線上を流れる電源電流を、一方向とその逆方向に周
期的に変化させることによって、電源線の中央部付近で
は電子の流れる方向が周期的に逆行するようになる。そ
のため電源線を構成する金属の原子または分子が電源線
上で、一定の方向へ偏って移動するのが妨げられる。ま
た電源線端部では電流の流れがパルス的になって電流量
が周期的に減少する。これらの結果、電源線のエレクト
ロマイグレーション現象が生じにくくなり、電源線の劣
化が防止される。
期的に変化させることによって、電源線の中央部付近で
は電子の流れる方向が周期的に逆行するようになる。そ
のため電源線を構成する金属の原子または分子が電源線
上で、一定の方向へ偏って移動するのが妨げられる。ま
た電源線端部では電流の流れがパルス的になって電流量
が周期的に減少する。これらの結果、電源線のエレクト
ロマイグレーション現象が生じにくくなり、電源線の劣
化が防止される。
（実施例） 第１図（ａ）にこの発明の第１の実施例にかかる電源回
路を示す。第１図（ｂ）および（ｃ）は第１図（ａ）に
示す回路の動作説明のためのタイミング図および電流波
形図である。
路を示す。第１図（ｂ）および（ｃ）は第１図（ａ）に
示す回路の動作説明のためのタイミング図および電流波
形図である。
第１図（ａ）において、11は電源線、12は接地電源線で
あり、両電源線11,12間にはLSIを構成するｎ個の回路
（C1,……Cn）13が順次接続されている。電源線11は第
１の端子14と第２の端子15を有し、接地電源線12は第１
の端子16と第２の端子17を有する。接地電源線12の両端
16,17は共に接地線18,19を介して接地されている。
あり、両電源線11,12間にはLSIを構成するｎ個の回路
（C1,……Cn）13が順次接続されている。電源線11は第
１の端子14と第２の端子15を有し、接地電源線12は第１
の端子16と第２の端子17を有する。接地電源線12の両端
16,17は共に接地線18,19を介して接地されている。
この実施例の電源回路は、上記電源線11,12の他に、第
１の電源供給回路20、第２の電源供給回路21および電源
供給回路の活性化回路22から構成される。この第1,第２
の電源供給回路20,21は接地線18,19を介して接地されて
おり、また外部電源供給端子23,24から電源電圧Vcc（−
5V）が供給されている。さらに回路20,21は、活性化回
路22からの活性化レベル（この実施例では“1"）の信号
を受信して、電源出力端子25,26にLSI上の回路に供給す
べき一定の内部電源電圧Vdd（3.0V）を供給する。また
活性化信号が非活性化レベル（この場合は“0"）の時、
内部電源電圧Vddの供給を停止するように構成されてい
る。
１の電源供給回路20、第２の電源供給回路21および電源
供給回路の活性化回路22から構成される。この第1,第２
の電源供給回路20,21は接地線18,19を介して接地されて
おり、また外部電源供給端子23,24から電源電圧Vcc（−
5V）が供給されている。さらに回路20,21は、活性化回
路22からの活性化レベル（この実施例では“1"）の信号
を受信して、電源出力端子25,26にLSI上の回路に供給す
べき一定の内部電源電圧Vdd（3.0V）を供給する。また
活性化信号が非活性化レベル（この場合は“0"）の時、
内部電源電圧Vddの供給を停止するように構成されてい
る。
電源供給回路の活性化回路22は、第１図（ｂ）に示すよ
うに電源供給回路20,21を時間的に重複させつつ、交互
に活性化するようなタイミングの電源活性化信号31,32
を発生する。第１の電源供給回路20の信号入力端子27に
は、活性化回路22からの信号出力31が、第２の電源供給
回路21の信号入力端子28には、活性化回路22からの信号
出力32が、それぞれ入力される。第１の電源供給回路20
の電源出力端子25は上記電源線11の第１の端子14に、第
２の電源供給回路21の電源出力端子26は電源線11の第２
の端子15に、それぞれ接続される。
うに電源供給回路20,21を時間的に重複させつつ、交互
に活性化するようなタイミングの電源活性化信号31,32
を発生する。第１の電源供給回路20の信号入力端子27に
は、活性化回路22からの信号出力31が、第２の電源供給
回路21の信号入力端子28には、活性化回路22からの信号
出力32が、それぞれ入力される。第１の電源供給回路20
の電源出力端子25は上記電源線11の第１の端子14に、第
２の電源供給回路21の電源出力端子26は電源線11の第２
の端子15に、それぞれ接続される。
次に、上記第１図に示す電源回路の動作を説明する。
電源供給回路の活性化回路22は、第１図（ｂ）に示すよ
うなタイミングで電源活性化信号31,32を周期的に発生
する。時間区間（t0＜ｔ＜t1）、（t2＜ｔ＜t3）、（t4
＜ｔ＜t5）では、両信号共に、活性化レベル“1"であ
り、この信号を受けて第１、および第２の電源供給回路
20,21の両者は電源供給状態にあり、電源線11には端子1
4,15の両方から電圧Vddが供給される。時間区間（t1＜
ｔ＜t3）では、電源活性化信号31が活性化レベル“1"、
活性化信号32が非活性化レベル“0"であるので、第１の
電源供給回路20は電源供給状態、第２の電源供給回路21
は電源供給停止状態になる。したがって、電源線11上の
電流Idは第１の端子14から第２の端子15に向かって流れ
る。また接地電源線12上の電流Isは第２の端子17から第
１の端子16に向かって流れる。
うなタイミングで電源活性化信号31,32を周期的に発生
する。時間区間（t0＜ｔ＜t1）、（t2＜ｔ＜t3）、（t4
＜ｔ＜t5）では、両信号共に、活性化レベル“1"であ
り、この信号を受けて第１、および第２の電源供給回路
20,21の両者は電源供給状態にあり、電源線11には端子1
4,15の両方から電圧Vddが供給される。時間区間（t1＜
ｔ＜t3）では、電源活性化信号31が活性化レベル“1"、
活性化信号32が非活性化レベル“0"であるので、第１の
電源供給回路20は電源供給状態、第２の電源供給回路21
は電源供給停止状態になる。したがって、電源線11上の
電流Idは第１の端子14から第２の端子15に向かって流れ
る。また接地電源線12上の電流Isは第２の端子17から第
１の端子16に向かって流れる。
他方、時間区間（t3＜ｔ＜t4）では、電源活性化信号31
が非活性化レベル“0"、電源活性化信号32が活性化レベ
ル“1"であるので、第１の電源供給回路20は電源供給停
止状態、第２の電源供給回路21は電源供給状態になる。
したがって、電源線11上の電流Id′は第２の端子15から
第１の端子14に向かって流れる。また接地電源線12上の
電流Ig′は第１の端子16から第２の端子17に向かって流
れる。したがって電源線11、接地電源線12上の中央部の
電流の向きは時間区間（t1＜ｔ＜t2）と、時間区間（t3
＜ｔ＜t4）ではちょうど電流の方向が逆転していること
になる。
が非活性化レベル“0"、電源活性化信号32が活性化レベ
ル“1"であるので、第１の電源供給回路20は電源供給停
止状態、第２の電源供給回路21は電源供給状態になる。
したがって、電源線11上の電流Id′は第２の端子15から
第１の端子14に向かって流れる。また接地電源線12上の
電流Ig′は第１の端子16から第２の端子17に向かって流
れる。したがって電源線11、接地電源線12上の中央部の
電流の向きは時間区間（t1＜ｔ＜t2）と、時間区間（t3
＜ｔ＜t4）ではちょうど電流の方向が逆転していること
になる。
第１図（ｃ）は、時間区間（t1＜ｔ＜t2）における電源
線11上の電流Idと、時間区間（t3＜ｔ＜t4）における電
源線11上の電流1d′を、電源線上の位置に対する関数と
して示したものである。なお図のIddはこのLSIを流れる
最大電流値を示す。またここでは、電源線11につながる
回路C1,……Cnの数ｎが十分に大きく、これらの回路が
定常的に電流を消費する場合について示している。
線11上の電流Idと、時間区間（t3＜ｔ＜t4）における電
源線11上の電流1d′を、電源線上の位置に対する関数と
して示したものである。なお図のIddはこのLSIを流れる
最大電流値を示す。またここでは、電源線11につながる
回路C1,……Cnの数ｎが十分に大きく、これらの回路が
定常的に電流を消費する場合について示している。
この第１図（ｃ）から明らかなように、電源線の中央部
付近では電流の方向が両期間で逆転している。これによ
り、電源線のなかを流れる電子の流れの方向が変わるの
で、エレクトロマイグレーション現象による電源線の劣
化や断線が防止できる。さらにまた電源線の端部に近い
部分では、時間区間（t1＜ｔ＜t2）と時間区間（t3＜ｔ
＜t4）のうち一方の期間では１方向に大きな電流が流
れ、他方の区間では電流方向が逆でしかも極めて電流値
が小さい。したがって電源線の端部に近い部分では電流
がパルス状になり、それによってエレクトロマイグレー
ションによる劣化が防止できる。しかも供給される電圧
は、t0〜t5のどの時点でも一定の電圧Vddである。すな
わちこの実施例の電源回路では、電源電圧を一定に保ち
ながら電源線を流れる電流の方向を繰り返し変化させて
いることになる。
付近では電流の方向が両期間で逆転している。これによ
り、電源線のなかを流れる電子の流れの方向が変わるの
で、エレクトロマイグレーション現象による電源線の劣
化や断線が防止できる。さらにまた電源線の端部に近い
部分では、時間区間（t1＜ｔ＜t2）と時間区間（t3＜ｔ
＜t4）のうち一方の期間では１方向に大きな電流が流
れ、他方の区間では電流方向が逆でしかも極めて電流値
が小さい。したがって電源線の端部に近い部分では電流
がパルス状になり、それによってエレクトロマイグレー
ションによる劣化が防止できる。しかも供給される電圧
は、t0〜t5のどの時点でも一定の電圧Vddである。すな
わちこの実施例の電源回路では、電源電圧を一定に保ち
ながら電源線を流れる電流の方向を繰り返し変化させて
いることになる。
電源供給回路活性化回路22は、外部クロック信号に同期
して各電源活性化信号を発生させてもよいし、また発信
回路を内蔵させてこれが発生するクロックに同期させて
各電源活性化信号を発生させてもよい。
して各電源活性化信号を発生させてもよいし、また発信
回路を内蔵させてこれが発生するクロックに同期させて
各電源活性化信号を発生させてもよい。
第２図に、第１図の実施例で用いられる電源供給回路20
（21）の一例を示す。この電源供給回路は、Ｐチャンネ
ルMOSトランジスタよりなる電源降圧手段35と、差動増
幅回路36、NAND回路37、定電圧発生回路38により構成さ
れている。電源降圧手段35を構成するＰチャンネルトラ
ンジスタのソース端子35aは電源電圧VCC（−5V）の外部
電源端子23（24）に接続され、ドレイン端子35bは内部
電源電圧Vdd（−3.0V）を供給する電源出力端子25（2
6）に接続されている。定電圧発生回路38はその電源端
子38aを外部電源端子23（24）に接続し、その接地端子3
8bを接地端子18（19）に接続することにより電源の供給
を受け、定電圧Vddをその出力端子38cに出力する。
（21）の一例を示す。この電源供給回路は、Ｐチャンネ
ルMOSトランジスタよりなる電源降圧手段35と、差動増
幅回路36、NAND回路37、定電圧発生回路38により構成さ
れている。電源降圧手段35を構成するＰチャンネルトラ
ンジスタのソース端子35aは電源電圧VCC（−5V）の外部
電源端子23（24）に接続され、ドレイン端子35bは内部
電源電圧Vdd（−3.0V）を供給する電源出力端子25（2
6）に接続されている。定電圧発生回路38はその電源端
子38aを外部電源端子23（24）に接続し、その接地端子3
8bを接地端子18（19）に接続することにより電源の供給
を受け、定電圧Vddをその出力端子38cに出力する。
差動増幅器36はマイナス（−）の入力端子にＰチャンネ
ルトランジスタ35のドレイン端子を接続し、プラス
（＋）の入力端子に定電圧発生回路38の出力端子38cを
接続する。これによって差動増幅器38の参照電位Vrefを
定電圧発生回路38からの出力電圧Vddに設定している。
さらに差動増幅器36の出力端子と電源活性化信号の入力
端子27（28）をNAND回路の２入力とし、NAND回路37の出
力を電源降圧手段35であるＰチャンネルトランジスタの
ゲート端子に接続する。
ルトランジスタ35のドレイン端子を接続し、プラス
（＋）の入力端子に定電圧発生回路38の出力端子38cを
接続する。これによって差動増幅器38の参照電位Vrefを
定電圧発生回路38からの出力電圧Vddに設定している。
さらに差動増幅器36の出力端子と電源活性化信号の入力
端子27（28）をNAND回路の２入力とし、NAND回路37の出
力を電源降圧手段35であるＰチャンネルトランジスタの
ゲート端子に接続する。
電源供給回路20（21）は、上記のように構成されてい
て、入力端子27（28）に入力される電源活性化信号が非
活性化レベル“0"の時、Ｐチャンネルトランジスタに高
レベルが印加され、このトランジスタは非導通となり、
電源供給停止状態となる。また電源活性化信号が活性化
レベル“1"の時は差動増幅器36の作用で電源出力端子25
（26）に定電圧Vddが供給される。電源供給回路20（2
1）は、以上のようにして電源活性化信号により制御さ
れ、電源出力端子に電源供給停止状態と定電圧の供給状
態を形成する。
て、入力端子27（28）に入力される電源活性化信号が非
活性化レベル“0"の時、Ｐチャンネルトランジスタに高
レベルが印加され、このトランジスタは非導通となり、
電源供給停止状態となる。また電源活性化信号が活性化
レベル“1"の時は差動増幅器36の作用で電源出力端子25
（26）に定電圧Vddが供給される。電源供給回路20（2
1）は、以上のようにして電源活性化信号により制御さ
れ、電源出力端子に電源供給停止状態と定電圧の供給状
態を形成する。
次に第３図に示すこの発明の第２の実施例について説明
する。
する。
第３図（ａ）の回路図において、40は第１端41と第２端
42を有する電源線、43は第１端44と第２端45を有する接
地電源線である。この実施例では、電源線40と接地電源
線43間にLSIを構成するｎ個の回路46（C1,C2,……,Ck,C
k+1,……,Cn-1,Cn）が順次接続されている。
42を有する電源線、43は第１端44と第２端45を有する接
地電源線である。この実施例では、電源線40と接地電源
線43間にLSIを構成するｎ個の回路46（C1,C2,……,Ck,C
k+1,……,Cn-1,Cn）が順次接続されている。
この回路において、電源線対40,43は回路CkとCk+1間で
２重に折り曲げられているが、この形状については各種
のものが考えられ、したがってこの形状に限定されるも
のではない。接地電源線43はその両端44,45でそれぞれ
接地されており、また電源線40の両端41,42はそれぞれ
電源供給スイッチ47,48を構成するＰチャンネルトラン
ジスタのドレイン端子47a,48aに接続されている。
２重に折り曲げられているが、この形状については各種
のものが考えられ、したがってこの形状に限定されるも
のではない。接地電源線43はその両端44,45でそれぞれ
接地されており、また電源線40の両端41,42はそれぞれ
電源供給スイッチ47,48を構成するＰチャンネルトラン
ジスタのドレイン端子47a,48aに接続されている。
一方、電源供給スイッチ47,48を構成するＰチャンネル
トランジスタのソース端子47b,48bは共通に定電圧Vddを
供給する電源供給回路49の電源出力端子に接続されてい
る。また第1,第２の電源供給スイッチ47,48を構成する
Ｐチャンネルトランジスタのそれぞれのゲート端子47c,
48cは、電源供給スイッチ活性化回路50の２つの出力端
子51,52に図示するように接続されている。
トランジスタのソース端子47b,48bは共通に定電圧Vddを
供給する電源供給回路49の電源出力端子に接続されてい
る。また第1,第２の電源供給スイッチ47,48を構成する
Ｐチャンネルトランジスタのそれぞれのゲート端子47c,
48cは、電源供給スイッチ活性化回路50の２つの出力端
子51,52に図示するように接続されている。
次に上記第３図（ａ）に示す電源回路の動作について説
明する。
明する。
電源供給スイッチ活性化回路50は、第３図（ｂ）に示す
ようなタイミングで、電源供給スイッチ活性化信号53,5
4をその出力端子51,52のそれぞれに周期的に発生する。
今、時間区間（T0＜Ｔ＜T1）、（T2＜Ｔ＜T3）、（T4＜
Ｔ＜T5）では両信号とも低レベル“0"であり、電源供給
スイッチ47,48のソースにはこの低レベルの信号が入力
されるので、両スイッチ47,48ともソース、ドレイン間
が導通する。したがってこの時間区間では、電源供給回
路49から電源線40の両端子41,42間に定電圧Vddが印加さ
れる。
ようなタイミングで、電源供給スイッチ活性化信号53,5
4をその出力端子51,52のそれぞれに周期的に発生する。
今、時間区間（T0＜Ｔ＜T1）、（T2＜Ｔ＜T3）、（T4＜
Ｔ＜T5）では両信号とも低レベル“0"であり、電源供給
スイッチ47,48のソースにはこの低レベルの信号が入力
されるので、両スイッチ47,48ともソース、ドレイン間
が導通する。したがってこの時間区間では、電源供給回
路49から電源線40の両端子41,42間に定電圧Vddが印加さ
れる。
一方時間区間（T1＜Ｔ＜T2）では、スイッチ活性化信号
53が低レベル“0"であり、他方のスイッチ活性化信号54
が高レベル“1"であるので、第１の電源供給スイッチ47
が導通し、第２の電源供給スイッチ48が非導通となる。
そのため電源線40上の電流は第１の端子41から第２の端
子42から向かって流れる。また時間区間（T3＜Ｔ＜T4）
では、信号53が高レベル、信号54が低レベルであるの
で、第１の電源供給スイッチ47が非導通、第２の電源供
給スイッチ48が導通し、電源線40上の電流は第２の端子
42から第１の端子41に向かって流れる。したがって、時
間区間（T1＜Ｔ＜T2）と時間区間（T3＜Ｔ＜T4）ではち
ょうど電流の方向が逆転していることになる。これによ
り、電源線の中央部では電源線中を流れる電子の流れの
方向が変わり、エレクトロマイグレーション現象による
電源線の劣化や断線が防止できる。
53が低レベル“0"であり、他方のスイッチ活性化信号54
が高レベル“1"であるので、第１の電源供給スイッチ47
が導通し、第２の電源供給スイッチ48が非導通となる。
そのため電源線40上の電流は第１の端子41から第２の端
子42から向かって流れる。また時間区間（T3＜Ｔ＜T4）
では、信号53が高レベル、信号54が低レベルであるの
で、第１の電源供給スイッチ47が非導通、第２の電源供
給スイッチ48が導通し、電源線40上の電流は第２の端子
42から第１の端子41に向かって流れる。したがって、時
間区間（T1＜Ｔ＜T2）と時間区間（T3＜Ｔ＜T4）ではち
ょうど電流の方向が逆転していることになる。これによ
り、電源線の中央部では電源線中を流れる電子の流れの
方向が変わり、エレクトロマイグレーション現象による
電源線の劣化や断線が防止できる。
電源線の端部付近でも前記第１の実施例で説明したのと
同様の理由で、エレクトロマイグレーション現象による
電源線の劣化や断線を防止できる。しかも供給される電
圧は時間T0〜T5のどの時間点をみても一定の電圧Vddで
ある。すなわちこの実施例の電源回路でも、電源電圧を
一定に保ちながら、電源線を流れる電流方向を繰り返し
変化させることができる。
同様の理由で、エレクトロマイグレーション現象による
電源線の劣化や断線を防止できる。しかも供給される電
圧は時間T0〜T5のどの時間点をみても一定の電圧Vddで
ある。すなわちこの実施例の電源回路でも、電源電圧を
一定に保ちながら、電源線を流れる電流方向を繰り返し
変化させることができる。
なお、この電流方向の繰り返し時間、すなわち一方に流
れる時間と他方に流れる時間を同じにすれば（すなわち
デューティ比を50％とする）、中央部の電源線寿命を２
桁（100倍）程度向上することができる。
れる時間と他方に流れる時間を同じにすれば（すなわち
デューティ比を50％とする）、中央部の電源線寿命を２
桁（100倍）程度向上することができる。
また電源線端部付近では、電流を例えばデューティ比50
％のパルス状に休止させることにになるので、ジュール
熱の生成を周期的に抑えることができる。
％のパルス状に休止させることにになるので、ジュール
熱の生成を周期的に抑えることができる。
さらにまた、電源線端部近傍では例えば金属配線を太く
するなどして、ジュール熱の生成自体を抑えること、ま
たはジュール熱の伝搬を良くしてやる事、等を併用する
ことにより、この付近でのエレクトロマイグレーション
現象による電源線の劣化をさらに防止することができ
る。
するなどして、ジュール熱の生成自体を抑えること、ま
たはジュール熱の伝搬を良くしてやる事、等を併用する
ことにより、この付近でのエレクトロマイグレーション
現象による電源線の劣化をさらに防止することができ
る。
この発明は、上記実施例に限定されるものではなく、例
えば第１図に示した実施例の電源供給回路20,21に対し
て、第３図の電源供給回路49と電源供給スイッチ47,48
を組み合わせたものを用いても同様の効果が得られるこ
とは明らかである。
えば第１図に示した実施例の電源供給回路20,21に対し
て、第３図の電源供給回路49と電源供給スイッチ47,48
を組み合わせたものを用いても同様の効果が得られるこ
とは明らかである。
［発明の効果］ 以上、実施例を挙げて詳細に説明したように、この発明
の電源回路によれば、接地電源線を含めた電源線全体の
エレクトロマイグレーションによる劣化を防止し、電源
線の寿命を大幅に改善することができる。例えば、電源
線の配置構造等によっては、数倍程度から３桁程度の割
合で、電源線の寿命を改善できることが確認されてい
る。したがって、この発明の電源回路では、同じ寿命で
あれば従来の電源線に比べて電源線自体をより微細化す
ることが可能である。
の電源回路によれば、接地電源線を含めた電源線全体の
エレクトロマイグレーションによる劣化を防止し、電源
線の寿命を大幅に改善することができる。例えば、電源
線の配置構造等によっては、数倍程度から３桁程度の割
合で、電源線の寿命を改善できることが確認されてい
る。したがって、この発明の電源回路では、同じ寿命で
あれば従来の電源線に比べて電源線自体をより微細化す
ることが可能である。
そのためこの発明は、電源線の断線を防止すると言う点
でLSIの信頼性を向上し、かつ電源線をより微細化する
ことができる点でLSIの微細化、高集積化に大きく貢献
するものである。
でLSIの信頼性を向上し、かつ電源線をより微細化する
ことができる点でLSIの微細化、高集積化に大きく貢献
するものである。
第１図（ａ）はこの発明の第１の実施例の回路図、 第１図（ｂ）および（ｃ）は第１図（ａ）に示す回路の
動作説明に供する図、 第２図は第１図（ａ）に示す回路の一部分の具体的に示
す回路図、 第３図（ａ）はこの発明の第２の実施例の回路図、 第３図（ｂ）は第３図（ａ）に示す回路の動作説明に供
する図、 第４図は従来のLSIの電源回路を示す図である。 11……電源線、12……接地電源線 13……回路 20,21……電源供給回路 22……電源供給回路活性化回路 31,32……電源活性化信号
動作説明に供する図、 第２図は第１図（ａ）に示す回路の一部分の具体的に示
す回路図、 第３図（ａ）はこの発明の第２の実施例の回路図、 第３図（ｂ）は第３図（ａ）に示す回路の動作説明に供
する図、 第４図は従来のLSIの電源回路を示す図である。 11……電源線、12……接地電源線 13……回路 20,21……電源供給回路 22……電源供給回路活性化回路 31,32……電源活性化信号
Claims (4)
- 【請求項１】第１の端子と第２の端子を有し、これらの
端子間に接続されたLSI（大規模集積回路）を構成する
複数の回路に電源を供給するための電源線と、 該電源線に定電圧を供給するための電源供給回路と、 該電源供給回路からの定電圧により前記電源線を流れる
電流を、前記第１の端子と第２の端子間で周期的に逆行
させる手段と、 を備えたことを特徴とするLSIの電源回路。 - 【請求項２】前記電源供給回路は、前記電源線の第１の
端子に接続される第１の電源供給回路と、前記第２の端
子に接続される第２の電源供給回路とからなり、該第1,
第２の電源供給回路は、電源活性化信号を入力信号と
し、該電源活性化信号が活性化レベルか非活性化レベル
かに応じて定電圧を供給あるいは定電圧の供給を停止す
る手段を備え、前記電流を周期的に逆行させる手段は前
記第1,第２の電源供給回路に交互に活性化レベルの前記
電源活性化信号を供給するものであることを特徴とする
請求項１に記載のLSIの電源回路。 - 【請求項３】前記第1,第２の電源回路に相互に印加され
る電源活性化信号は、時間的に重複した部分を有して交
互に活性化されるものであることを特徴とする請求項２
に記載のLSIの電源回路。 - 【請求項４】前記電源供給回路は第１の電源供給スイッ
チを介して前記電源線の第１の端子に接続され、かつ第
２の電源供給スイッチを介して前記電源線の第２の端子
に接続され、前記電流を周期的に逆行させる手段は、前
記第1,第２の電源供給スイッチを交互に導通させる信号
を発生する手段であることを特徴とする請求項１に記載
のLSIの電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18052190A JPH0770984B2 (ja) | 1990-07-10 | 1990-07-10 | Ｌｓｉの電源回路 |
| US07/726,810 US5185567A (en) | 1990-07-10 | 1991-07-08 | Power circuit for an LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18052190A JPH0770984B2 (ja) | 1990-07-10 | 1990-07-10 | Ｌｓｉの電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0470006A JPH0470006A (ja) | 1992-03-05 |
| JPH0770984B2 true JPH0770984B2 (ja) | 1995-07-31 |
Family
ID=16084723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18052190A Expired - Fee Related JPH0770984B2 (ja) | 1990-07-10 | 1990-07-10 | Ｌｓｉの電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5185567A (ja) |
| JP (1) | JPH0770984B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742272B1 (fr) * | 1995-12-06 | 1998-02-13 | Suisse Electronique Microtech | Dispositif d'alimentation electrique d'un circuit electronique integre divise en blocs fonctionnels repartis suivant une distribution pluridimensionnelle |
| US7301313B1 (en) * | 1999-03-23 | 2007-11-27 | Intel Corporation | Multiple voltage regulators for use with a single load |
| WO2001095499A1 (en) * | 2000-06-02 | 2001-12-13 | Thomson Licensing S.A. | Apparatus and method for reducing electromigration |
| AU2003243515A1 (en) * | 2002-06-13 | 2003-12-31 | Pei Electronics, Inc. | Improved pulse forming converter |
| US7339390B2 (en) | 2005-05-31 | 2008-03-04 | International Business Machines Corporation | Systems and methods for controlling of electro-migration |
| US8207469B2 (en) * | 2008-06-02 | 2012-06-26 | Yuan Ze University | Method for inhibiting electromigration-induced phase segregation in solder joints |
| JP5706635B2 (ja) * | 2010-06-24 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその内部回路の制御方法 |
| TWI652888B (zh) * | 2017-11-24 | 2019-03-01 | 緯創資通股份有限公司 | 單輸入多輸出直流電源供應系統及相關降壓調節控制電路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946375A (en) * | 1974-10-07 | 1976-03-23 | The Boeing Company | Redundant DC power supply for analog computers and the like |
| US4186437A (en) * | 1978-05-03 | 1980-01-29 | California Institute Of Technology | Push-pull switching power amplifier |
| DE3575246D1 (de) * | 1984-05-10 | 1990-02-08 | Toshiba Kawasaki Kk | Stromflussumkehrschaltkreis. |
| US4740878A (en) * | 1987-06-08 | 1988-04-26 | International Conservation Systems, Inc. | Dual voltage power supply having equally split voltage levels |
| US4835652A (en) * | 1988-07-06 | 1989-05-30 | Westinghouse Electric Corp. | Bi-directional DC power controller with fault protection |
-
1990
- 1990-07-10 JP JP18052190A patent/JPH0770984B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-08 US US07/726,810 patent/US5185567A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0470006A (ja) | 1992-03-05 |
| US5185567A (en) | 1993-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676018B2 (ja) | 電圧レベルシフター回路 | |
| JP3625851B2 (ja) | レベルシフタ回路 | |
| JP5090083B2 (ja) | 半導体装置 | |
| KR960003375B1 (ko) | 반도체 집적회로 장치의 출력회로 | |
| JPH0770984B2 (ja) | Ｌｓｉの電源回路 | |
| JP3144395B2 (ja) | ディレイ回路 | |
| US6563345B2 (en) | Monotonic dynamic static pseudo-NMOS logic circuits | |
| US3973139A (en) | Low power counting circuits | |
| JP2002084184A (ja) | レベルシフト回路及びそれを用いた半導体装置 | |
| JPH0556048B2 (ja) | ||
| JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
| US5361006A (en) | Electrical circuitry with threshold control | |
| JPH10209382A (ja) | プルアップ回路及びプルダウン回路 | |
| JPH0680730B2 (ja) | 半導体集積回路チップ | |
| JPH0740664B2 (ja) | 出力バツフア回路 | |
| KR101192616B1 (ko) | 반도체 디바이스 및 이를 포함하는 데이터 프로세싱 시스템 | |
| JP3572700B2 (ja) | Ｍｏｓ型スタティックフリップフロップ | |
| JPH08223016A (ja) | ドライバ回路 | |
| JPS6010920A (ja) | 相補形半導体集積回路 | |
| JPS5925426A (ja) | 半導体回路 | |
| JPH05343979A (ja) | 高速レベルシフト回路 | |
| JPH0677805A (ja) | 出力バッファ回路 | |
| JP3153029B2 (ja) | 遅延回路 | |
| JP3634743B2 (ja) | 単電子トランジスタを用いた演算回路 | |
| JP2504079B2 (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |