JPH0773404A - 負荷オープン検出回路 - Google Patents

Abstract

(57)【要約】 【目的】負荷オープン検出回路において、負荷である書
込みヘッドの書込み電流大、又は書込みヘッドのインダ
クタンス大の時でもその影響を受けずに正確にヘッドの
状態を検出できる。 【構成】１入力２出力で出力間にインダクタンス負荷及
び抵抗が接続されている書込み回路２と、この書込み回
路２のＸ側出力端子４を反転入力端子，基準電圧を非反
転入力端子に接続したコンパレータと、入力端子の信号
を一定時間だけ出力するワンショットマルチバイブレー
タと、ワンショットマルチバイブレータの反転出力を遅
延させる遅延回路と、コンパレータの出力をデータ，遅
延回路の出力をクロック，モード切換端子をリセットに
持つディレイフリップフロップと、書込み電流を流す前
にＮＰＮトランジスタ１４のコレクタ電流を流し、さら
にこのコレクタ電流の立上がりエッジに傾きを持たせる
ことができる定電流回路を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は負荷オープン検出回路に
関し、特にハードディスクの書込み回路の負荷オープン
検出回路に関する。

【０００２】

【従来の技術】従来のこの種の回路を示す図７を参照す
ると、この回路は、磁気ディスクに信号を書き込む為の
書込みヘッド６及びダンピング抵抗７（以下ＲＤ）を出
力端子の両端に接続し、入力端子１の信号の論理に応じ
て双方向に書込みヘッド６に電流を流す書込み電流源３
を有する書込み回路２と、反転（−）端子に前記書込み
回路２の出力端子を、非反転（＋）端子に基準電圧９を
接続したコンパレータ８と、データ（Ｄ）端子にコンパ
レータ８の出力を接続し、クロック（Ｃ）端子には前記
書込み回路２の入力端子１に印加される信号を一定時間
遅延させて出力する遅延回路１０を接続し、リセット
（Ｒ）端子にはモード切換端子１３を接続し、出力
（Ｑ）を出力とするディレイフリップフロップ（Ｆ／
Ｆ）１１とで構成されていた。

【０００３】次に、図８，図９により、従来回路の動作
について説明する。

【０００４】書込みヘッドに正常時の各部動作波形を示
す図８を参照すると、時間ｔ０においてモード切換端子
１３のレベルがＨレベルからＬレベルに切換わると、書
込み回路２のモードが書込みモードに切換わり、書込み
ヘッド６には書き込み電流源３の電流ＩＷ′が書込電流
となり（以下ＩＷとする）、一方向に流れる。

【０００５】次に、時間ｔ１になると、書込み回路２に
入力される入力端子１の入力がＨレベルからＬレベルに
変化する為、書込みヘッド６に流れる書込み電流ＩＷの
方向も逆に変化する。

【０００６】書込み回路２の２つの出力端子の一方をＸ
端子４，他方をＹ端子５とすると、時間ｔ１において書
込み電流ＩＷの流れる方向がＸ端子４〜Ｙ端子５からＹ
端子５〜Ｘ端子４に変化した場合、書込みヘッド６のイ
ンダクタンスにより逆起電圧が発生し、Ｘ端子４の波形
は図８のようになる。逆起電圧をＶＬとすると、ＶＬは
次の（１）式で示される。

【０００７】

【０００８】ただし、ＲＺ：書込みヘッド６のインダク
タンスの直流抵抗，ＲＤ：ダンピング抵抗７の値，ＶＸ
（ｔ０′）：ｔ０におけるＸ端子４の電圧，ＩＷ：書込
み電流，τ：時定数＝ＬＨ／（ＲＺ＋ＲＤ） （ＬＨ：
書込みヘッド６のインダクタンス値）。

【０００９】上記（１）式において、ｔ＝ｔ１での逆起
電圧ＶＬはｔ＝０を（１）式に代入して、次の（２）式
となる。

【００１０】逆起電圧ＶＬ（ｔ１）は時定数τによりＶ
Ｌ′まで上昇していく。ＶＬ′は次の（３）式で示され
る。

【００１１】

【００１２】コンパレータ８は反転入力端子をＸ端子４
に、非反転入力端子を基準電圧９（以下基準電圧の電圧
値をＶＲＥＦとする）に接続されている為、時間ｔ１か
ら逆起電圧ＶＬと基準電圧９のＶＲＥＦがＶＬ＜ＶＲＥ
Ｆの期間、コンパレータ８の出力はＨレベルとなる。

【００１３】次に、遅延回路１０は、入力端子１に印加
される信号に対して一定の時間遅延（遅延時間をｔｄと
する）して出力され、ディレイフリップフロップ１１の
クロック端子に入力される。

【００１４】コンパレータ８の出力がＨレベルを出力し
ている時間をｔＨとすると、ｔｄ＞ｔＨの状態になるよ
うにｔｄが設定されている場合、ディレイフリップフロ
ップ１１はクロック端子に印加される信号の立下がりエ
ッジで動作するので、時間ｔ１から遅延回路１０の遅延
時間ｔｄ後の時間ｔ３においてディレイフリップフロッ
プ１１の出力ＱはＬレベルを維持し、従って出力端子１
２もＬレベルとなる。

【００１５】次に、図９により書込みヘッド６のインダ
クタンスオープン時の動作について説明する。

【００１６】時間ｔ０においてモード切換端子１３のレ
ベルがＨレベルからＬレベルに切換わると、書込み回路
２のモードが書込みモードに切換わり、書込みヘッド６
に書込み電流ＩＷが流れようとするが、書込みヘッド６
のインダクタンスがオープンである為、書込み電流ＩＷ
は全てダンピング抵抗７（以下ＲＤ）に流れる。

【００１７】次に、時間ｔ１で書込み回路２に入力され
る入力がＨレベルからＬレベルに変化すると、ダンピン
グ抵抗（ＲＤ）に流れる書込み電流ＩＷの方向も上述し
たようにＸ端子〜Ｙ端子からＹ端子〜Ｘ端子へと逆に変
化する。

【００１８】書込みヘッド６が正常な時にはｔ１におい
て逆起電圧が発生するが、インダクタンスオープン時に
は逆起電圧が発生せず、従って時間ｔ１におけるＸ端子
の電圧ＶＬは次の（４）式のようになる。

【００１９】 ＶＬ＝ＶＸ（ｔ０）−ＲＤ・ＩＷ …（４） 但し、ＶＸ（ｔ０）：ｔ０でのＸ端子電圧，Ｒ０：ダン
ピング抵抗。

【００２０】又、書込みヘッド６のインダクタンスオー
プンでインダクタンスがない為、Ｘ端子４の電圧ＶＬの
値は正常と異なり、入力端子１に印加される電圧がＬレ
ベルからＨレベルになるまで、つまりｔ１〜ｔ４までＶ
Ｘの値はＶＬ一定となる。

【００２１】但し、ｔ４は入力端子１の入力信号が時間
ｔ１でＬレベルになった後、Ｈレベルになる時間であ
る。

【００２２】従って、基準電圧ＶＲＥＦを、ＶＲＥＦ＜
ＶＬとなるように設定すると、コンパレータ８の出力は
ｔ１〜ｔ４でＨレベルとなる。

【００２３】コンパレータ８の出力はディレイフリップ
フロップ１１のデータ端子に入力され、ディレイフリッ
プフロップ１１のクロック端子には、入力端子１に印加
される信号が遅延回路１０により一定時間ｔｄだけ遅延
した信号が印加され、ディレイフリップフロップ１１は
この信号の立下がりエッジで動作する為、ディレイフリ
ップフロップ１１の出力Ｑは時間ｔ３においてＨレベル
となる。

【００２４】従って、出力端子１２の電圧もＨレベルと
なり、書込みヘッド６のインダクタンスオープン状態を
検出できる。

【００２５】但し、遅延回路１０の遅延時間ｔｄは入力
端子１に印加される入力信号のパルス幅ｔ４−ｔ１の時
間より短く設定する。

【００２６】

【発明が解決しようとする課題】図１０を用いて従来回
路の欠点について説明する。

【００２７】図１０において、時間ｔ１におけるＸ端子
４の電圧の値ＶＬは前述したように（２）式で示される
が、この値は書込み電流ＩＷの大きさによって変化し、
ＩＷ大でＸ端子の逆起電圧ＶＬは小となる（マイナス方
向に大きくなる）。

【００２８】また、図１０においてＸ端子４の逆起電圧
ＶＬは時定数により、次のようになる。

【００２９】

【００３０】（５）式で示されるＶＬ′まで変化する
が、Ｘ端子の逆起電圧ＶＬが時間ｔ１からコンパレータ
８の基準電圧９と等しくなるまでの時間ｔ２′は次式で
示される。

【００３１】

【００３２】又、（６）式のＶＬは（１）式より書込み
ヘッド６のインダクタンス（以下ＬＨとする）により変
化する。

【００３３】以上より、書込み電流ＩＷ、又は書込みヘ
ッド６のインダクタンスＬＨを変えることにより、時間
ｔ２′の値は変化する為、Ｘ端子の逆起電圧ＶＸがコン
パレータ８の基準電圧９の値ＶＲＥＦに対しＶＲＥＦ≧
ＶＸとなるまでのコンパレータ８のＨレベルを出力して
いる時間ｔＨは書込み電流ＩＷ又は書込みヘッド６のイ
ンダクタンスＬＨにより左右されることになる。

【００３４】遅延回路１０は入力端子１に印加される入
力信号を一定時間ｔｄだけ遅らせて出力する回路であ
り、その時間ｔｄは一定である。

【００３５】従って、前述したように書込み電流ＩＷ，
又は書込みヘッド６のインダクタンスＬＨの値が大きく
なり、コンパレータ８の出力がＨレベルを出力している
時間ｔＨがｔＨ＞ｔｄとなると時間ｔ３においてディレ
イフリップフロップ１１のデータ端子はコンパレータ８
のＨレベルを入力し、Ｑ出力はＨレベルとなる。

【００３６】これは書込みヘッド６のインダクタンスオ
ープン時と同じ状態であり、書込みヘッド６の状態を正
常に把握出来なくなるという欠点があった。

【００３７】

【課題を解決するための手段】本発明の構成は、第１の
書込み定電流源と入力端子及び２つの出力端子とを備え
かつこの出力端子間にインダクタンス負荷及び抵抗を並
列接続した磁気ディスクの書込み回路と、前記２つの出
力の一端を反転入力端子に接続し基準電圧を非反転入力
端子に接続したコンパレータと、前記磁気ディスクの書
込み回路の入力端子に印加される信号を遅延させる遅延
回路と、前記コンパレータの出力をデータ端子へ前記遅
延回路の出力をクロック端子へモード切換端子をリセッ
ト端子へ出力端子をＱ出力にそれぞれ接続したディレイ
フリップフロップとを含む負荷オープン検出回路におい
て、前記モード切換端子を入力とするワンショットマル
チバイブレータと、このワンショットマルチバイブレー
タの反転出力を入力とし前記ディレイフリップフロップ
のクロック端子に入力する遅延回路とを設け、前記第１
の書込み定電流源を前記ワンショットマルチバイブレー
タの非反転出力のＨレベルでオン、Ｌレベルでオフする
第１のスイッチを介して前記磁気ディスク書込み回路に
接続し、コレクタが前記コンパレータの反転入力端子に
接続されエミッタが抵抗を介して第２の電源端子に接続
されている第１のトランジスタと、コレクタを第１の電
源端子に接続されベースは第１の定電圧源に接続されエ
ミッタは前記第１のトランジスタのベースに接続されて
いる第２のトランジスタと、コレクタは前記第２の電源
端子に接続されベースは第２の定電圧源に接続されエミ
ッタは前記第１のトランジスタのベースに接続されかつ
前記第１，第２のトランジスタと異なる導電型の第３の
トランジスタと、一端を前記第１の電源端子に接続し、
他端を前記ワンショットマルチバイブレータの反転端子
の出力電圧のＨレベルでオン、Ｌレベルでオフする第２
のスイッチを通して前記第１のトランジスタのベースに
接続されている第２の定電流源と、一端を前記第２の電
源端子に接続し他端は前記ワンショットマルチバイブレ
ータの反転端子の出力電圧のＨレベルでオフ、Ｌレベル
でオンするように前記ワンショットマルチバイブレータ
の出力よりインバータを介して制御信号を得る第３のス
イッチを通して前記第１のトランジスタのベースに接続
されている第３の定電流源と、一端を前記第１のトラン
ジスタのベースに接続され他端を前記第２の電源端子に
接続されているコンデンサとを備えることを特徴とす
る。

【００３８】

【実施例】次に、図１乃至図６を用いて本発明の一実施
例について説明する。

【００３９】本発明の一実施例の回路を示す図１，図２
において、この実施例では、図７と共通する番号及び記
号のところは、同一のものを示している。

【００４０】図１中の矢印Ａ，Ｂ，Ｃは、図２中のＡ，
Ｂ，Ｃとそれぞれ結線され、図１，図２とを組み合わせ
て、全体の負荷オープン検出回路となる。

【００４１】図１，図２において、２の実施例は、第
１，第２，第３の定電流源３，２０，２４と、第１，第
２のＮＰＮトランジスタ１４，１６と、抵抗１５と、Ｐ
ＮＰトランジスタ１７と、第１，第２の定電圧源１８，
１９と、コンデンサ２１と、インバータ２３と、ワンシ
ョットマルチバイブレータ２５と、第１，第２，第３の
スイッチ３０，２６，２７と、入力端子１，出力端子
４，５，書込みヘッド６，ダンピング抵抗７を備える書
込み回路２と、電源端子２８と、接地端子２９と、コン
パレータ８と、基準電圧（ＶＲＥＦ）９の源と、遅延回
路１０と、ディレイＦ／Ｆ１１と、出力端子１２と、モ
ード切換端子１３とを備える。

【００４２】データが入力される前に書込みヘッド６の
状態を検出するために図１，図２でみるように、遅延回
路１０の入力をワンショットマルチバイブレータ２５の
反転出力に接続した。

【００４３】またＮＰＮトランジスタ１４のコレクタ電
流（以下Ｉｃｈｅｃｋと略す）に時定数を持たせるため
に、ＮＰＮトランジスタ１４のベースと接地端子間にコ
ンデンサ２１を接続する。

【００４４】更にコンデンサ２１はスイッチ２６で充電
電流源２０と、スイッチ２７で放電用電流源２４に接続
されている。スイッチ２６はワンショットマルチバイブ
レータ２５の反転端子電圧がＨレベルでオン，Ｌレベル
でオフする。

【００４５】スイッチ２７はワンショットマルチバイブ
レータ２５の反転端子電圧がＨレベルでオフ，Ｌレベル
でオンする。スイッチ２７のコントロール電圧はインバ
ータ２３の出力である。

【００４６】ＮＰＮトランジスタ１４のベース電圧をク
ランプするために、ベースにバイアス電源１８を接続さ
れたＮＰＮトランジスタ１６のエミッタと、ベースにバ
イアス電源１９を接続されたＰＮＰトランジスタ１７の
エミッタとを、ＮＰＮトランジスタ１４のベースに共通
接続し、書込み回路２の電流値を設定する抵抗１５をＮ
ＰＮトランジスタ１４のエミッタと接地端子間に接続す
る。

【００４７】先ず、図１，図２，図３，図４を参照し
て、書込みヘッド正常時の動作について説明する。

【００４８】図１，図２の回路の書込みヘッド正常時の
各部の動作波形を図３，図４に分けて示しており、その
一部波形（ＶＲ）を重複して示し関連性を明確にしてい
る。

【００４９】図３，図４の時間ｔ０において、モード切
換端子１３の信号レベルがＨレベルからＬレベルに切換
わると、ワンショットマルチバイブレータ２５の反転出
力がＨレベルとなり、一定時間パルスを出力する。

【００５０】更にワンショットマルチバイブレータ２５
の非反転出力がＨレベルでオン（ＯＮ）、Ｌレベルでオ
フ（ＯＦＦ）となるスイッチ３０により、時間ｔ０以降
においては書込み電流源３の書込み電流（以下ＩＷ）は
書込みヘッド６を流れない。

【００５１】更にワンショットマルチバイブレータ２５
の反転端子の出力電圧を受けるスイッチ２６はワンショ
ットマルチバイブレータの反転端子電圧がＨレベルにな
るためオンする。逆に、ワンショットマルチバイブレー
タ２５の反転端子の出力電圧の反転を受けているスイッ
チ２７のコントロール電圧はＬレベルになる為オフす
る。

【００５２】従って、電流源２０によりコンデンサ２１
は充電されるため、ＮＰＮトランジスタ１４のベース電
圧はバイアス電源１９の電圧ＶＢ２とＰＮＰトランジス
タ１７のベースエミッタ間電圧ＶＢＥＱ１７を足した値
になるまで上昇する。

【００５３】又、この上昇しきるまでの時間ｔ２″は遅
延回路１０の出力がＨレベルになるまでの時間ｔ３″よ
りも短くなるように設定する。

【００５４】さらに、この時のＮＰＮトランジスタ１６
のベースエミッタ間電圧ＶＢＥＱ１６よりもバイアス電
源１８の電圧ＶＢ１が高くなるように設定する。ここで
上昇しきるまでに必要な時間ｔ２″は、次の（７）式と
なる。

【００５５】 ｔ２″＝Ｃ（Ｖ２−Ｖ１）／Ｉ＝ＶＲ／Ｉ …（７） 但し、Ｃ：コンデンサ２１の容量，Ｉ：電流源２０の電
流値，ＶＲ：ＮＰＮトランジスタ１４のベース電圧，Ｖ
Ｉ＝ＶＢ１−ＶＢＥＱ１６，Ｖ２＝ＶＢ２＋ＶＢＥＱ１
７。

【００５６】いま書込み回路２の２つの端子、Ｘ端子の
電圧をＶＳ，Ｙ端子の電圧をＶＹとすると、次の（８）
式となる。

【００５７】

【００５８】但し、ＲＺ：書込みヘッドインダクタンス
直流抵抗，Ｉｃｈｅｃｋ：ＮＰＮトランジスタ１４のコ
レクタ電流。

【００５９】又、書込みヘッド６を流れるＮＰＮトラン
ジスタ１４のコレクタ電流Ｉｃｈｅｃｋは時間ｔ２″ま
でゆるやかに増えていくが、コンパレータ８の非反転入
力端子に接続されている基準電圧９の電圧値ＶＲＥＦと
Ｘ端子の電圧ＶＳが等しくなる時間ｔ１″以降、Ｘ端子
の電圧ＶＳはＶＳ＞ＶＲＥＦとなり、時間ｔ１″でコン
パレータ８の出力はＬレベルとなる。

【００６０】この出力がディレイフリップフロップ１１
のデータ端子に入力され、ディレイフリップフロップ１
１のクロック端子にはワンショットマルチバイブレータ
２５の反転出力を一定時間ｔｄだけ遅らせて出力する遅
延回路１０の出力が接続されている為、遅延回路出力が
ＬレベルからＨレベルとなるｔ２におけるディレイフリ
ップフロップ１１のＱ出力はＬレベルとなり、従って出
力端子１２もＬレベルとなる。

【００６１】次に、ｔ４″においてｔ０〜ｔ４″の一定
時間後、ワンショットマルチバイブレータ２５の反転端
子の出力がＬレベルになるとスイッチ２６がオフ，スイ
ッチ２７がオンする為に電流源２４にょりコンデンサ２
１の電荷を抜いてＮＰＮトランジスタ１４のベース電圧
を下げてオフさせる。

【００６２】この為、ＮＰＮトランジスタ１４のコレク
タ電流Ｉｃｈｅｃｋが遮断される。この時にはＮＰＮト
ランジスタ１６がオンするようにバイアス電源１８の電
圧を決めておく。

【００６３】又、ワンショットマルチバイブレータ２５
の非反転端子の出力がＨレベルになり、スイッチ３０が
オンとなる為に書込み電流源３により書込み回路２は書
込みヘッド６に書込み電流ＩＷを流す。

【００６４】次に、時間ｔ５″において、入力端子１に
印加される信号がＨレベルからＬレベルに変化する為、
書込みヘッド６に流れる書込み電流ＩＷの方向も逆に変
化する。

【００６５】次に、図１，図２，図５，図６を参照し
て、書込みヘッドインダクタンスオープン時の動作につ
いて説明する。

【００６６】図１，図２の回路の書込みヘッドインダク
タンスオープン時の各部動作波形を、図５，図６とに分
けて示してあり、一部の波形を重複して示し関連性を明
確にしている。

【００６７】図５，図６の時間ｔ０から時間ｔ２″まで
の動作はヘッド正常時と同じであるが、ＮＰＮトランジ
スタ１４のコレクタ電流Ｉｃｈｅｃｋが書込みヘッド６
に流れると、書込みヘッド６のインダクタンスがオープ
ンになっていると、時間ｔ２″におけるＸ側出力端子電
圧ＶＳ′は、次の（９）式となる。

【００６８】 ＶＳ′＝ＶＹ−ＲＤ・Ｉｃｈｅｃｋ …（９） ＶＳ′は上記（８）式で与えられるＶＳに対して、抵抗
値が（８）式はＲＺ//ＲＤ，（９）式はＲＤであるので
ＶＳ＞ＶＳ′となる。

【００６９】従って、書込みヘッドインダクタンスオー
プン時の基準電圧９の電圧ＶＲＥＦとＸ側出力端子電圧
ＶＳ′の関係がＶＲＥＦ＞ＶＳ′となるようにＶＲＥＦ
を設定すると、時間ｔ２″におけるコンパレータ８の出
力はＨレベルであり、遅延回路１０の出力がＬレベルか
らＨレベルになるｔ３″では、ディレイフリップフロッ
プ１１のＱ出力はＨレベルとなり、出力端子１２もＨレ
ベルとなる。

【００７０】よって、書込みヘッド６のインダクタンス
オープンが検出できる。

【００７１】又、ＮＰＮトランジスタ１４のコレクタ電
流Ｉｃｈｅｃｋが傾きをもって立ち上がる為、Ｘ側出力
端子４の電圧に逆起電圧が発生しない。

【００７２】よってＮＰＮトランジスタ１４のコレクタ
電流Ｉｃｈｅｃｋが安定になるのと同時にＸ端子４の電
圧も安定値となり、遅延回路１０の出力がＨレベルにな
るまでに確実にＸ端子電圧が安定値になるので書込みヘ
ッド６の状態を正確に検出できる。

【００７３】

【発明の効果】以上説明したように、本発明は、書込み
電流ＩＷ又はインダクタンスの値により変化する逆起電
圧ＶＬ及びコンデンサ２１が充電されてから放電される
までの時間ｔＳの影響を受けずに正確に書込みヘッドの
状態を検出することが可能である。

【００７４】特にＮＰＮトランジスタ１４のコレクタ電
流Ｉｃｈｅｃｋの立ち上がりに傾きを持たせることによ
って、Ｘ端子電圧が立ち上がった時に逆起電圧が起こら
ず、ヘッド状態検出時にはＸ端子電圧の値が確実に安定
状態になっているという効果を有する。

【００７５】従来回路の場合は書込み電流ＩＷ大又は書
込みヘッド６のインダクタンス大になると、コンパレー
タ８がＨレベルを出力する時間ｔＨが大きくなりｔＨ＞
ｔｄ（遅延回路１０の遅延時間）となると、書込みヘッ
ド６の正確な状態を検出しようとした場合は書込み電流
ＩＷ又は書込みヘッド６のインダクタンスの値に応じて
遅延回路１０の遅延時間ｔｄを可変する必要がある。

【００７６】従って、従来の回路を半導体集積回路で製
造した場合、遅延回路１０の遅延時間ｔｄを何種類か有
する半導体集積回路を作るか、配線等の製造工程で遅延
時間ｔｄの値を変える必要があるが、本発明によれば、
書込み電流ＩＷ又は書込みヘッド６のインダクタンスの
値に左右されることがない為、作る半導体集積回路の種
類は一種類でよく、又配線等の工程で遅延時間ｔｄの値
を変える必要がない為、半導体集積回路化に好適であ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の第１の部分を示す回路図で
ある。

【図２】本発明の一実施例の第２の部分を示す回路図で
ある。

【図３】本実施例の書込みヘッド正常時の各部動作波形
の第１の部分を示す波形図である。

【図４】図３の第２の部分を示す波形図である。

【図５】本実施例の書込みヘッドインダクタンスオープ
ン時の各部動作波形の第１の部分を示す波形図である。

【図６】図５の第２の部分を示す波形図である。

【図７】従来の負荷オープン検出回路を示す回路図であ
る。

【図８】従来回路による書込みヘッド正常時の各部動作
波形を示す波形図である。

【図９】従来回路による書込みヘッドインダクタンスオ
ープン時の各部動作波形を示す波形図である。

【図１０】従来回路による書込み電流大，又は書込みヘ
ッドインダクタンス大時の各部動作波形を示す波形図で
ある。

【符号の説明】

１ 入力端子 ２ 書込み回路 ３ 書込み電流源 ４ Ｘ側出力端子 ５ Ｙ側出力端子 ６ 書込みヘッド ７ ダンピング抵抗 ８ コンパレータ ９ 基準電圧 １０ 遅延回路 １１ ディレイフリップフロップ １２ 出力端子 １３ モード切換端子 １４，１６ ＮＰＮトランジスタ １５ 抵抗 １７ ＰＮＰトランジスタ １８，１９ バイアス電源 ２０，２４ 電流源 ２１ コンデンサ ２３ インバータ ２５ ワンショットマルチバイブレータ ２６，２７，３０ スイッチ ２８ 電源端子 ２９ 接地端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の書込み定電流源と入力端子及び２
   つの出力端子とを備えかつこの出力端子間にインダクタ
   ンス負荷及び抵抗を並列接続した磁気ディスクの書込み
   回路と、前記２つの出力の一端を反転入力端子に接続し
   基準電圧を非反転入力端子に接続したコンパレータと、
   前記磁気ディスクの書込み回路の入力端子に印加される
   信号を遅延させる遅延回路と、前記コンパレータの出力
   をデータ端子へ前記遅延回路の出力をクロック端子へモ
   ード切換端子をリセット端子へ出力端子をＱ出力にそれ
   ぞれ接続したディレイフリップフロップとを含む負荷オ
   ープン検出回路において、前記モード切換端子を入力と
   するワンショットマルチバイブレータと、このワンショ
   ットマルチバイブレータの反転出力を入力とし前記ディ
   レイフリップフロップのクロック端子に入力する遅延回
   路とを設け、前記第１の書込み定電流源を前記ワンショ
   ットマルチバイブレータの非反転出力のＨレベルでオ
   ン、Ｌレベルでオフする第１のスイッチを介して前記磁
   気ディスク書込み回路に接続し、コレクタが前記コンパ
   レータの反転入力端子に接続されエミッタが抵抗を介し
   て第２の電源端子に接続されている第１のトランジスタ
   と、コレクタを第１の電源端子に接続されベースは第１
   の定電圧源に接続されエミッタは前記第１のトランジス
   タのベースに接続されている第２のトランジスタと、コ
   レクタは前記第２の電源端子に接続されベースは第２の
   定電圧源に接続されエミッタは前記第１のトランジスタ
   のベースに接続されかつ前記第１，第２のトランジスタ
   と異なる導電型の第３のトランジスタと、一端を前記第
   １の電源端子に接続し、他端を前記ワンショットマルチ
   バイブレータの反転端子の出力電圧のＨレベルでオン、
   Ｌレベルでオフする第２のスイッチを通して前記第１の
   トランジスタのベースに接続されている第２の定電流源
   と、一端を前記第２の電源端子に接続し他端は前記ワン
   ショットマルチバイブレータの反転端子の出力電圧のＨ
   レベルでオフ、Ｌレベルでオンするように前記ワンショ
   ットマルチバイブレータの出力よりインバータを介して
   制御信号を得る第３のスイッチを通して前記第１のトラ
   ンジスタのベースに接続されている第３の定電流源と、
   一端を前記第１のトランジスタのベースに接続され他端
   を前記第２の電源端子に接続されているコンデンサとを
   備えることを特徴とする負荷オープン検出回路。