JPH0777349B2 - 周波数データ発生装置 - Google Patents
周波数データ発生装置Info
- Publication number
- JPH0777349B2 JPH0777349B2 JP2033151A JP3315190A JPH0777349B2 JP H0777349 B2 JPH0777349 B2 JP H0777349B2 JP 2033151 A JP2033151 A JP 2033151A JP 3315190 A JP3315190 A JP 3315190A JP H0777349 B2 JPH0777349 B2 JP H0777349B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- frequency
- output
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、周波数データ発生装置に関し、特に少数の変
更量設定操作子を用いて、発生すべき信号の周波数を増
減でき、かつ即座に固定された値にすることができるも
のに関する。
更量設定操作子を用いて、発生すべき信号の周波数を増
減でき、かつ即座に固定された値にすることができるも
のに関する。
従来から、外部操作子の操作により出力させるべき信号
の周波数を自由に増減させる装置が提案されている。こ
れは例えば、特開昭56−104545号公報に示されており、
この公報では出力する周波数をプログラマブル分周器の
分周比を増減することによって可変する構成が示されて
いる。そして外部操作子としては出力する周波数を増大
するように可変させる第１の操作子と減少させる方向に
可変させる第２の操作子から成り、これによって自由に
かつダイヤル等の操作子に比べて簡単な構成で正確にデ
ータを可変できる。
の周波数を自由に増減させる装置が提案されている。こ
れは例えば、特開昭56−104545号公報に示されており、
この公報では出力する周波数をプログラマブル分周器の
分周比を増減することによって可変する構成が示されて
いる。そして外部操作子としては出力する周波数を増大
するように可変させる第１の操作子と減少させる方向に
可変させる第２の操作子から成り、これによって自由に
かつダイヤル等の操作子に比べて簡単な構成で正確にデ
ータを可変できる。
しかしながら、周波数の値を操作子によって可変する前
の値、つまり基準となる周波数値、例えば電子楽器にお
いては、チューニングの基準となる442Hzや、よく用い
られる所定の値、例えば受信機等における各チャンネル
の同調周波数の値に設定しようとすると、これら固定さ
れた値に即座に戻すためのスイッチを専用に設けなけれ
ばならない。また２つの操作子をさらに使用して固定さ
れた値に戻すことも可能であるが、操作に非常に時間が
かかる。
の値、つまり基準となる周波数値、例えば電子楽器にお
いては、チューニングの基準となる442Hzや、よく用い
られる所定の値、例えば受信機等における各チャンネル
の同調周波数の値に設定しようとすると、これら固定さ
れた値に即座に戻すためのスイッチを専用に設けなけれ
ばならない。また２つの操作子をさらに使用して固定さ
れた値に戻すことも可能であるが、操作に非常に時間が
かかる。
さらに増減変更させる周波数データが楽音ピッチなどの
ように、基準の値が夫々決まっている場合は、ある基準
値を変更するにしても隣接する他の基準値を超えるまで
増減変更しないように制限しなければならない。しかし
ながら、こうした増減用のスイッチを用いた場合には、
変更量を操作者に知らせる表示部のようなものを付加し
なければ、どのくらい変更したかがわからず、基準値を
必要以上に大幅に変更してしまう恐れがでてくる。
ように、基準の値が夫々決まっている場合は、ある基準
値を変更するにしても隣接する他の基準値を超えるまで
増減変更しないように制限しなければならない。しかし
ながら、こうした増減用のスイッチを用いた場合には、
変更量を操作者に知らせる表示部のようなものを付加し
なければ、どのくらい変更したかがわからず、基準値を
必要以上に大幅に変更してしまう恐れがでてくる。
本発明は、発生すべき周波数の値をスイッチ数を増加さ
せることなく、かつ簡単な操作で即座に固定された値に
設定することができるようにするとともに、データを変
更する際、必要以上の変更が行なわれないようにするこ
とを目的とする。
せることなく、かつ簡単な操作で即座に固定された値に
設定することができるようにするとともに、データを変
更する際、必要以上の変更が行なわれないようにするこ
とを目的とする。
本発明は上記目的を達成するために、所望の値のデータ
が記憶された記憶手段と、第１の操作子の操作によりこ
の記憶手段に記憶されたデータの値が一定範囲にあると
きのみ、このデータの値を増大する方向に変更する第１
の手段と、第２の操作子の操作により上記記憶手段に記
憶されたデータの値が一定範囲にあるときのみ、このデ
ータの値を減少する方向に変更する第２の手段と、上記
第１の及び第２の操作子が同時操作されたことを検出し
て上記記憶手段に記憶されたデータの値を固定された値
に設定する設定手段と、上記記憶手段に記憶されている
データの値に基づいた周波数の信号の出力を指示する周
波数信号出力指示手段と、を備えたことを特徴とする。
が記憶された記憶手段と、第１の操作子の操作によりこ
の記憶手段に記憶されたデータの値が一定範囲にあると
きのみ、このデータの値を増大する方向に変更する第１
の手段と、第２の操作子の操作により上記記憶手段に記
憶されたデータの値が一定範囲にあるときのみ、このデ
ータの値を減少する方向に変更する第２の手段と、上記
第１の及び第２の操作子が同時操作されたことを検出し
て上記記憶手段に記憶されたデータの値を固定された値
に設定する設定手段と、上記記憶手段に記憶されている
データの値に基づいた周波数の信号の出力を指示する周
波数信号出力指示手段と、を備えたことを特徴とする。
第１図は、本発明に係る周波数データ発生装置を適用し
た電子楽器の主要ブロック図である。図中１は、周波数
発生器であり、この周波数発生器１の出力は、分周器２
に入力する。この分周器２にて、上記周波数発生器１の
信号を1/768に分周した後、位相比較器（P.D.）３の一
端に入力する。この位相比較器３の出力は、ローパスフ
ィルタ（LPF）４、電圧制御型発振器（VCO）５を介し、
分周器６、７に入力し夫々1/2、1/3に分周される。上記
分周器６の出力はプログラマブルデバイダ８に入力し、
分周比を決定される。このプログラマブルデバイダ８の
分周比は、チューニングデータ発生部９にて指定される
もので、チューニング値を増大させるための第１の操作
子10と、チューニング値を減少させる第２の操作子11の
押圧操作により行なわれる。又、プログラマブルデバイ
ダ８の出力は、上記位相比較器３の他端に入力する。従
って、この位相比較器３、ローパスフィルタ４、電圧制
御型発振器５、分周器６、プログラマブルデバイダ８に
てPLL12が構成される。
た電子楽器の主要ブロック図である。図中１は、周波数
発生器であり、この周波数発生器１の出力は、分周器２
に入力する。この分周器２にて、上記周波数発生器１の
信号を1/768に分周した後、位相比較器（P.D.）３の一
端に入力する。この位相比較器３の出力は、ローパスフ
ィルタ（LPF）４、電圧制御型発振器（VCO）５を介し、
分周器６、７に入力し夫々1/2、1/3に分周される。上記
分周器６の出力はプログラマブルデバイダ８に入力し、
分周比を決定される。このプログラマブルデバイダ８の
分周比は、チューニングデータ発生部９にて指定される
もので、チューニング値を増大させるための第１の操作
子10と、チューニング値を減少させる第２の操作子11の
押圧操作により行なわれる。又、プログラマブルデバイ
ダ８の出力は、上記位相比較器３の他端に入力する。従
って、この位相比較器３、ローパスフィルタ４、電圧制
御型発振器５、分周器６、プログラマブルデバイダ８に
てPLL12が構成される。
一方、このPLL12の出力は、上記分周器７を介して楽音
作成部13のCLK端子に入力し、上記楽音作成部13の基準
クロックとなる。又、この楽音作成部13には、鍵、リズ
ムの種類を指定するスイッチ等を有するキー・スイッチ
部14の信号がCPU（中央制御装置：マイクロプロセッサ
等から成る）15を介し、入力している。そして、上記楽
音作成部13は、上記PLL12から分周器７を介して基準ク
ロックに基づいて、つまり所望のチューニング値にて、
楽音が作成されて、図示しない増幅器、スピーカを介
し、放音される。
作成部13のCLK端子に入力し、上記楽音作成部13の基準
クロックとなる。又、この楽音作成部13には、鍵、リズ
ムの種類を指定するスイッチ等を有するキー・スイッチ
部14の信号がCPU（中央制御装置：マイクロプロセッサ
等から成る）15を介し、入力している。そして、上記楽
音作成部13は、上記PLL12から分周器７を介して基準ク
ロックに基づいて、つまり所望のチューニング値にて、
楽音が作成されて、図示しない増幅器、スピーカを介
し、放音される。
次に、第２図にて周波数データ発生装置に相当するチュ
ーニングデータ発生部９の具体的回路を示す。
ーニングデータ発生部９の具体的回路を示す。
第２図に示すように、チューニングデータ発生部９は、
抵抗R1、R2、インバータ16、17、22、23、34、35、ワン
ショットマルチ18、19、アンドゲート20、21、24、25、
28、29、36、オアゲート26、27、カウンタ部30、発振器
31、微分回路32、33、ナンドゲート37、38、及びデコー
ダ39を含む。このうち、カウンタ部30は本願発明の「記
憶手段」に相当する。またインバータ34、35及びアンド
ゲート36は本願発明の「設定手段」に相当し、デコーダ
39は本願発明の「周波数信号指示手段」に相当する。
抵抗R1、R2、インバータ16、17、22、23、34、35、ワン
ショットマルチ18、19、アンドゲート20、21、24、25、
28、29、36、オアゲート26、27、カウンタ部30、発振器
31、微分回路32、33、ナンドゲート37、38、及びデコー
ダ39を含む。このうち、カウンタ部30は本願発明の「記
憶手段」に相当する。またインバータ34、35及びアンド
ゲート36は本願発明の「設定手段」に相当し、デコーダ
39は本願発明の「周波数信号指示手段」に相当する。
第１の操作子10、第２の操作子11の一端は夫々、接地し
ており、一方、他端は抵抗R1、R2を夫々介して電圧Ｖが
供給される。上記第１、第２の操作子10、11は、またイ
ンバータ16、17、ワンショットマルチ18、19、更にアン
ドゲート20、21の一端に夫々入力する。上記ワンショッ
トマルチ18、19の出力は、インバータ22、23を介し、上
記アンドゲート20、21の他端に夫々入力する。そして、
このアンドゲート20、21の出力は、アンドゲート24、2
5、オアゲート26、27、アンドゲート28、29を介して、
カウンタ部30にカウントUP、カウントdown信号として夫
々入力する。一方、発振器31の出力は、上記アンドゲー
ト24、25の他端に入力する。また、上記第１、第２の操
作子10、11からの出力は、微分回路32、33に夫々入力
し、上記第１、第２の操作子10、11を押圧した瞬間だ
け、出力が生じる。そして、この微分回路32、33の出力
は、夫々オアゲート26、27の他端に入力する。加えて、
上記抵抗R1、R2を介した電圧Ｖは、インバータ34、35を
夫々介し、アンドゲート36に入力し、このアンドゲート
36の出力は、上記カウンタ部30に所定値を設定するRESE
T信号として入力する。上記カウンタ部30の出力は、夫
々ナンドゲート37、38に入力し、更に上記アンドゲート
28、29の他端に夫々入力する。ここで、ナンドゲート37
は上部カウンタ部30の値が所望の最大値に達すると出力
が“0"となり、上記アンドゲート28を閉成し、上記カウ
ンタ部30のカウントUP動作を停止させる。又、ナンドゲ
ート38は上記カウンタ部30の値が所望の最小値に達する
出力が“0"となり、上記アンドゲート29を閉成し、上記
カウンタ部30のカウントdown動作を停止させる。一方、
上記カウンタ部30の出力は、デコーダ39に入力し、デコ
ードされて上記プログラマブルデバイダ８に入力する。
ており、一方、他端は抵抗R1、R2を夫々介して電圧Ｖが
供給される。上記第１、第２の操作子10、11は、またイ
ンバータ16、17、ワンショットマルチ18、19、更にアン
ドゲート20、21の一端に夫々入力する。上記ワンショッ
トマルチ18、19の出力は、インバータ22、23を介し、上
記アンドゲート20、21の他端に夫々入力する。そして、
このアンドゲート20、21の出力は、アンドゲート24、2
5、オアゲート26、27、アンドゲート28、29を介して、
カウンタ部30にカウントUP、カウントdown信号として夫
々入力する。一方、発振器31の出力は、上記アンドゲー
ト24、25の他端に入力する。また、上記第１、第２の操
作子10、11からの出力は、微分回路32、33に夫々入力
し、上記第１、第２の操作子10、11を押圧した瞬間だ
け、出力が生じる。そして、この微分回路32、33の出力
は、夫々オアゲート26、27の他端に入力する。加えて、
上記抵抗R1、R2を介した電圧Ｖは、インバータ34、35を
夫々介し、アンドゲート36に入力し、このアンドゲート
36の出力は、上記カウンタ部30に所定値を設定するRESE
T信号として入力する。上記カウンタ部30の出力は、夫
々ナンドゲート37、38に入力し、更に上記アンドゲート
28、29の他端に夫々入力する。ここで、ナンドゲート37
は上部カウンタ部30の値が所望の最大値に達すると出力
が“0"となり、上記アンドゲート28を閉成し、上記カウ
ンタ部30のカウントUP動作を停止させる。又、ナンドゲ
ート38は上記カウンタ部30の値が所望の最小値に達する
出力が“0"となり、上記アンドゲート29を閉成し、上記
カウンタ部30のカウントdown動作を停止させる。一方、
上記カウンタ部30の出力は、デコーダ39に入力し、デコ
ードされて上記プログラマブルデバイダ８に入力する。
次に上記実施例の動作につき説明する。
上記周波数発生器１からの発振周波数4.946848〔MHZ〕
の信号が、分周器２にて1/768に分周されPLL12に入力す
る。そして、このPLL12内の上記プログラマブルデバイ
ダ８は、上記チューニングデータ発生部９からのデータ
により分周比が決定され、上記PLL12からの出力が上記
分周器７を介して、上記楽音作成部13に入力する。この
時、上記プログラマブルデバイダ８の分周比が1/1152の
時、上記分周器７からの信号が4.94684〔MHZ〕となり、
この分周器７からの信号を受けて楽音作成部18は、キー
・スイッチ部14で指定された音高（１オクターブ分の音
高はＣ（ド）,C＃,D（レ）,D＃,E（ミ）,F（ファ）,F
＃,G（ソ）,G＃,A（ラ）,A＃,B（シ）で構成される）の
周波数信号を生成する。
の信号が、分周器２にて1/768に分周されPLL12に入力す
る。そして、このPLL12内の上記プログラマブルデバイ
ダ８は、上記チューニングデータ発生部９からのデータ
により分周比が決定され、上記PLL12からの出力が上記
分周器７を介して、上記楽音作成部13に入力する。この
時、上記プログラマブルデバイダ８の分周比が1/1152の
時、上記分周器７からの信号が4.94684〔MHZ〕となり、
この分周器７からの信号を受けて楽音作成部18は、キー
・スイッチ部14で指定された音高（１オクターブ分の音
高はＣ（ド）,C＃,D（レ）,D＃,E（ミ）,F（ファ）,F
＃,G（ソ）,G＃,A（ラ）,A＃,B（シ）で構成される）の
周波数信号を生成する。
この各音高の周波数は等比数列の関係にあり、例えばあ
る音高の周波数をf1、Ｎ個上の音階をf2とすると、f2＝
f1×２(100×N/1200)で表わされる。またこうした等比
数列的な関係にある音程（各音高間の差）を、周波数で
はなく、セントという単位で表記する場合もある。例え
ば上述の各音高の差は100セント、１オクターブは12×1
00セント＝1200セントで表わされる。このように各音高
の周波数の相対的な関係は決まっているが、実際に各音
高の周波数を決定するためにはいずれかの音高を基準と
しなければ求めることはできない。そこでこの基準とな
る音高を第４オクターブの「ラ」、つまりA4として、そ
の周波数の値を442〔Hz〕としている。
る音高の周波数をf1、Ｎ個上の音階をf2とすると、f2＝
f1×２(100×N/1200)で表わされる。またこうした等比
数列的な関係にある音程（各音高間の差）を、周波数で
はなく、セントという単位で表記する場合もある。例え
ば上述の各音高の差は100セント、１オクターブは12×1
00セント＝1200セントで表わされる。このように各音高
の周波数の相対的な関係は決まっているが、実際に各音
高の周波数を決定するためにはいずれかの音高を基準と
しなければ求めることはできない。そこでこの基準とな
る音高を第４オクターブの「ラ」、つまりA4として、そ
の周波数の値を442〔Hz〕としている。
この時、上記第２の操作子11を押圧すると、上記微分回
路33から一発信号が出力しオアゲート27を介し、アンド
ゲート29の一端に入力する。ここで、ナンドゲート38の
出力は、カウンタ部30が最小値に達していないため“1"
となっており、上記アンドゲート29を閉成している。従
って、上記オアゲート27から出力した信号が、上記アン
ドゲート29を介して、カウンタ部30のカウント値を−１
させる。すると、デコーダ39にてデコードされ、上記プ
ログラマブルデバイダ８の分周比を1/1151に設定させ
る。この時、上記分周器７の出力信号は、4294〔Hz〕減
衰して、上記楽音作成部13に入力する。この結果、基準
となる音高A4の周波数は441.6〔Hz〕となり、前述のセ
ント単位で表わすと、441.6〔Hz〕＝442×２(c/1200)で
あるから、Ｃ＝1200×log2（441.6/442）＝−1.5とな
り、1.5セント低くなる。
路33から一発信号が出力しオアゲート27を介し、アンド
ゲート29の一端に入力する。ここで、ナンドゲート38の
出力は、カウンタ部30が最小値に達していないため“1"
となっており、上記アンドゲート29を閉成している。従
って、上記オアゲート27から出力した信号が、上記アン
ドゲート29を介して、カウンタ部30のカウント値を−１
させる。すると、デコーダ39にてデコードされ、上記プ
ログラマブルデバイダ８の分周比を1/1151に設定させ
る。この時、上記分周器７の出力信号は、4294〔Hz〕減
衰して、上記楽音作成部13に入力する。この結果、基準
となる音高A4の周波数は441.6〔Hz〕となり、前述のセ
ント単位で表わすと、441.6〔Hz〕＝442×２(c/1200)で
あるから、Ｃ＝1200×log2（441.6/442）＝−1.5とな
り、1.5セント低くなる。
再度、上記第２の操作子11を押圧すると上述の動作がく
り返され、上記分周器７の出力信号は、4294〔Hz〕減衰
して、この結果A4＝441.2〔Hz〕となり、更に約1.5セン
ト低くなる。
り返され、上記分周器７の出力信号は、4294〔Hz〕減衰
して、この結果A4＝441.2〔Hz〕となり、更に約1.5セン
ト低くなる。
ここで、上記第２の操作子11を押圧し続けるとする。ま
ず微分回路33より一発信号が出力し、オアゲート27に入
力し、アンドゲート29を介しカウンタ部30のカウント値
を１だけ減ずる。その後約0.5秒後、上記ワンショット
マルチ19のＱ端子からの出力が“0"となり、インバータ
23にて反転された信号が、アンドゲート21の一端に入力
する。このアンドゲート21の他端は、インバータ17を介
して出力した“1"信号が入力している。すると、アンド
ゲート21から“1"信号が出力し、アンドゲート25を閉成
させる。従って、発振器31から約10〔Hz〕のクロックが
出力し、上記アンドゲート25を介し、更にオアゲート2
7、上記アンドゲート29を介し、上記カウンタ部30に入
力し、カウントdown動作が行なわれる。そして、デコー
ダ39にてデコードされ、上記プログラマブルデバイダ８
の分周比を変化させ、チューニング値を減衰させる。な
お、予め設定したカウント値に達すると、ナンドゲート
38からの出力信号が“0"となり、アンドゲート29を閉成
し、カウンタ部30のカウントdown動作を停止させる。従
って、チューニング値は、ある値以下にはならないよう
に設定されている。
ず微分回路33より一発信号が出力し、オアゲート27に入
力し、アンドゲート29を介しカウンタ部30のカウント値
を１だけ減ずる。その後約0.5秒後、上記ワンショット
マルチ19のＱ端子からの出力が“0"となり、インバータ
23にて反転された信号が、アンドゲート21の一端に入力
する。このアンドゲート21の他端は、インバータ17を介
して出力した“1"信号が入力している。すると、アンド
ゲート21から“1"信号が出力し、アンドゲート25を閉成
させる。従って、発振器31から約10〔Hz〕のクロックが
出力し、上記アンドゲート25を介し、更にオアゲート2
7、上記アンドゲート29を介し、上記カウンタ部30に入
力し、カウントdown動作が行なわれる。そして、デコー
ダ39にてデコードされ、上記プログラマブルデバイダ８
の分周比を変化させ、チューニング値を減衰させる。な
お、予め設定したカウント値に達すると、ナンドゲート
38からの出力信号が“0"となり、アンドゲート29を閉成
し、カウンタ部30のカウントdown動作を停止させる。従
って、チューニング値は、ある値以下にはならないよう
に設定されている。
上記第１の操作子10の動作についても、上記第２の操作
子11と全く同様であり、１回押圧すれば、カウンタ部30
のカウント値が＋１され、0.5秒以上押圧し続けると連
続してカウント値がカウントUPされる。そして、予め設
定した値に達すると、カウントUP動作が停止される。
子11と全く同様であり、１回押圧すれば、カウンタ部30
のカウント値が＋１され、0.5秒以上押圧し続けると連
続してカウント値がカウントUPされる。そして、予め設
定した値に達すると、カウントUP動作が停止される。
一方、上記第１、第２の操作子10、11を同時に押圧す
る。インバータ34、35の出力が“1"となり、アンドゲー
ト36から信号を生じさせる。この信号は、上記カウンタ
部30をリセットする信号である。従って、上記カウンタ
部30の値が所定値にリセットされる。この時、上記カウ
ンタ部30の出力は、デコーダ39にてデコードされ、上記
プログラマブルデバイダ８の分周比を1/1152に設定す
る。つまり、上記第１、第２の操作子10、11を同時に押
圧することにより、チューニング値は、A4＝442〔Hz〕
に瞬時に設定される。
る。インバータ34、35の出力が“1"となり、アンドゲー
ト36から信号を生じさせる。この信号は、上記カウンタ
部30をリセットする信号である。従って、上記カウンタ
部30の値が所定値にリセットされる。この時、上記カウ
ンタ部30の出力は、デコーダ39にてデコードされ、上記
プログラマブルデバイダ８の分周比を1/1152に設定す
る。つまり、上記第１、第２の操作子10、11を同時に押
圧することにより、チューニング値は、A4＝442〔Hz〕
に瞬時に設定される。
上述の如く、チューニングを行った後、キー・スイッチ
部14にて、所望の音色を設定し、所望の鍵を押圧するこ
とにより、CPU15を介し、夫々対応する音色コード、キ
ーコードが出力し、上記楽音作成部13にて、上記所望の
音色にて、かつ、上記設定されたチューニング値に基づ
いて、上記押圧した鍵の音高に対応した楽音信号を出力
し、図示しない増幅器を介しスピーカにて放音させる。
部14にて、所望の音色を設定し、所望の鍵を押圧するこ
とにより、CPU15を介し、夫々対応する音色コード、キ
ーコードが出力し、上記楽音作成部13にて、上記所望の
音色にて、かつ、上記設定されたチューニング値に基づ
いて、上記押圧した鍵の音高に対応した楽音信号を出力
し、図示しない増幅器を介しスピーカにて放音させる。
上述した実施例において、PLLを用いてクロックを得て
いるので、高精度で高安定度のチューニング値が得られ
るというすぐれた効果がある。又、プログラマブルデバ
イダの分周比を変化させるだけで、簡単にクロックの周
波数を可変にできる効果がある。
いるので、高精度で高安定度のチューニング値が得られ
るというすぐれた効果がある。又、プログラマブルデバ
イダの分周比を変化させるだけで、簡単にクロックの周
波数を可変にできる効果がある。
なお、上記実施例では、電子楽器のチューニング制御に
本発明の周波数データ発生装置を適用したものである
が、他の周波数データ発生装置、例えば受信機のチャン
ネルの周波数同調にも同様に適用でき、汎用性は極めて
高いものである。
本発明の周波数データ発生装置を適用したものである
が、他の周波数データ発生装置、例えば受信機のチャン
ネルの周波数同調にも同様に適用でき、汎用性は極めて
高いものである。
本発明の周波数データ発生装置は、発生すべき信号の周
波数を増大させる第１の操作子及び逆に周波数を減少さ
せる第２の操作子を設け、この第１及び第２の操作子を
同時操作することにより、上記周波数を固定された値に
設定することができ、かつこの可変又は設定されたデー
タに基づく値の周波数信号の出力を指示するようにした
ため、出力される信号の周波数の値を自由に可変制御で
き、しかも該信号の周波数がいかなる値からでも瞬時に
固定された値に設定できるようになるため、上記出力信
号の周波数の値を可変制御する上で、操作が非常に簡単
になり、スイッチを増設する必要がない、という効果が
ある。
波数を増大させる第１の操作子及び逆に周波数を減少さ
せる第２の操作子を設け、この第１及び第２の操作子を
同時操作することにより、上記周波数を固定された値に
設定することができ、かつこの可変又は設定されたデー
タに基づく値の周波数信号の出力を指示するようにした
ため、出力される信号の周波数の値を自由に可変制御で
き、しかも該信号の周波数がいかなる値からでも瞬時に
固定された値に設定できるようになるため、上記出力信
号の周波数の値を可変制御する上で、操作が非常に簡単
になり、スイッチを増設する必要がない、という効果が
ある。
また発生すべき周波数の値が所定範囲内のときのみこの
第１及び第２の操作子の操作により増減変更されるよう
になり、必要以上の修正が行なわれなくなる。このた
め、修正量を表示する表示部も必要なくなり、かつ再び
基準値に戻すような場合でもすばやく行なえるようにな
る、という効果を奏する。
第１及び第２の操作子の操作により増減変更されるよう
になり、必要以上の修正が行なわれなくなる。このた
め、修正量を表示する表示部も必要なくなり、かつ再び
基準値に戻すような場合でもすばやく行なえるようにな
る、という効果を奏する。
第１図は、本発明を適用した電子楽器の主要ブロック
図、第２図は、本発明の周波数データ発生装置に相当す
る電子楽器を駆動させるための基本クロックを発生する
チューニングデータ発生部の具体的回路図である。 ８…プログラマブルデバイダ、９…チューニングデータ
発生部、10…第１の操作子、11…第２の操作子、12…PL
L、13…楽音作成部、18、19…ワンショットマルチ、30
…カウンタ部、32、33…微分回路、39…デコーダ。
図、第２図は、本発明の周波数データ発生装置に相当す
る電子楽器を駆動させるための基本クロックを発生する
チューニングデータ発生部の具体的回路図である。 ８…プログラマブルデバイダ、９…チューニングデータ
発生部、10…第１の操作子、11…第２の操作子、12…PL
L、13…楽音作成部、18、19…ワンショットマルチ、30
…カウンタ部、32、33…微分回路、39…デコーダ。
Claims (1)
- 【請求項１】所望の値のデータが記憶された記憶手段
と、 第１の操作子の操作によりこの記憶手段に記憶されたデ
ータの値が一定範囲にあるときのみ、このデータの値を
増大する方向に変更する第１の手段と、 第２の操作子の操作により上記記憶手段に記憶されたデ
ータの値が一定範囲にあるときのみ、このデータの値を
減少する方向に変更する第２の手段と、 上記第１の及び第２の操作子が同時操作されたことを検
出して上記記憶手段に記憶されたデータの値を固定され
た値に設定する設定手段と、 上記記憶手段に記憶されているデータの値に基づいた周
波数の信号の出力を指示する周波数信号出力指示手段
と、 を備えたことを特徴とする周波数データ発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033151A JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033151A JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276313A JPH02276313A (ja) | 1990-11-13 |
| JPH0777349B2 true JPH0777349B2 (ja) | 1995-08-16 |
Family
ID=12378581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033151A Expired - Lifetime JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777349B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336131A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Transmitting-receiving equipment |
| JPS546410A (en) * | 1977-06-17 | 1979-01-18 | Hitachi Ltd | Channel selector |
-
1990
- 1990-02-14 JP JP2033151A patent/JPH0777349B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02276313A (ja) | 1990-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
| JPH04351008A (ja) | ディジタルｖｃｏ | |
| JPS5825724A (ja) | 広帯域周波数シンセサイザ | |
| US5267182A (en) | Diophantine synthesizer | |
| US4256008A (en) | Musical instrument tuner with incremental scale shift | |
| EP0354986A2 (en) | A method and circuitry for automatic control, according to the counter principle, of the frequency of a radio telephone | |
| US5506529A (en) | Adjustable frequency synthesizer | |
| JPH07131343A (ja) | 周波数シンセサイザ | |
| JPH06318081A (ja) | データ制御装置 | |
| JP2758443B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| CA1062516A (en) | Apparatus for forming chord signal | |
| US4085645A (en) | Instantly retunable tone generator for an electronic musical instrument | |
| JPH02275992A (ja) | 電子楽器のピッチ制御装置 | |
| US3848199A (en) | Frequency generating device utilizing a phase locked loop including a voltage control oscillator | |
| JPH02236596A (ja) | 電子楽器のピッチ制御装置 | |
| JPH02276313A (ja) | 可変データ発生装置 | |
| JPH0221815Y2 (ja) | ||
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPS59190724A (ja) | 周波数可変のパルス発生器 | |
| JP2004350021A (ja) | Ｐｌｌ回路 | |
| JPH06326606A (ja) | Ｐｌｌ回路 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 | |
| JPS6224968B2 (ja) | ||
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー |