JPH02276313A - 可変データ発生装置 - Google Patents
可変データ発生装置Info
- Publication number
- JPH02276313A JPH02276313A JP2033151A JP3315190A JPH02276313A JP H02276313 A JPH02276313 A JP H02276313A JP 2033151 A JP2033151 A JP 2033151A JP 3315190 A JP3315190 A JP 3315190A JP H02276313 A JPH02276313 A JP H02276313A
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- output
- operator
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、可変データ発生装置に関し、特に少数の変更
量設定操作子を用いて、データを増減でき、かつ即座に
所定値に設定できるものに関する。
量設定操作子を用いて、データを増減でき、かつ即座に
所定値に設定できるものに関する。
従来から、外部操作子の操作により出力されるデータを
自由に増減させる装置が提案されている。
自由に増減させる装置が提案されている。
これは例えば、特開昭56−104545号公報に示さ
れており、この公報では出力する周波数・をプログラマ
ブル分周器の分周比を増減することによって可変する構
成が示されている。そして外部操作子としては出力する
周波数を増大するように可変させる第1の操作子と減少
させる方向に可変させる第2の操作子から成り、これに
よって自由にかつダイヤル等の操作子に比べて簡単な構
成で正確にデータを可変できる。
れており、この公報では出力する周波数・をプログラマ
ブル分周器の分周比を増減することによって可変する構
成が示されている。そして外部操作子としては出力する
周波数を増大するように可変させる第1の操作子と減少
させる方向に可変させる第2の操作子から成り、これに
よって自由にかつダイヤル等の操作子に比べて簡単な構
成で正確にデータを可変できる。
しかしながら、データを操作子によって可変する前のデ
ータ、つまり基準値や、よく用いられる所定の値に設定
しようとすると、これらの値に即座に戻すためのスイッ
チを専用に設けなければならない。また2つの操作子を
さらに使用して元の値に戻すことも可能であるが、操作
に非常に時間がかかる。
ータ、つまり基準値や、よく用いられる所定の値に設定
しようとすると、これらの値に即座に戻すためのスイッ
チを専用に設けなければならない。また2つの操作子を
さらに使用して元の値に戻すことも可能であるが、操作
に非常に時間がかかる。
本発明は、データをスイッチ数を増加させることなく、
かつ簡単な操作で即座に所望の値に設定することができ
るようにすることを目的とする。
かつ簡単な操作で即座に所望の値に設定することができ
るようにすることを目的とする。
本発明は上記目的を達成するために、データを増大する
方向に可変させる第1の、操作子と減少する方向に可変
させる第2の操作子とが同時操作されたことを検出して
データを所定の値に設定する信号を出力する信号発生手
段を設け、さらにこのデータに基づいて他のデータを可
変制御する制御手段を設けたことを特徴とする。
方向に可変させる第1の、操作子と減少する方向に可変
させる第2の操作子とが同時操作されたことを検出して
データを所定の値に設定する信号を出力する信号発生手
段を設け、さらにこのデータに基づいて他のデータを可
変制御する制御手段を設けたことを特徴とする。
第1図は、本発明に係る可変データ発生装置を適用した
電子楽器の主要ブロック図である。図中1は、周波数発
生器であり、この周波数発生器1の出力は、分周器2に
入力する。この分周器2にて、上記周波数発生器1の信
号を1/788に分周した後、位相比較器(P、D、)
3の一端に入力する。この位相比較器3の出力は、ロー
パスフィルタ(LPF)4、電圧制御型発振器(V C
O)5を介し、分周器6.7に入力し夫々”/2.1/
3に分周される。上記分周器6の出力はプログラマブル
デバイダ8に入力し、分周比を決定される。
電子楽器の主要ブロック図である。図中1は、周波数発
生器であり、この周波数発生器1の出力は、分周器2に
入力する。この分周器2にて、上記周波数発生器1の信
号を1/788に分周した後、位相比較器(P、D、)
3の一端に入力する。この位相比較器3の出力は、ロー
パスフィルタ(LPF)4、電圧制御型発振器(V C
O)5を介し、分周器6.7に入力し夫々”/2.1/
3に分周される。上記分周器6の出力はプログラマブル
デバイダ8に入力し、分周比を決定される。
このプログラマブルデバイダ8の分周比は、チューニン
グデータ発生部9にて指定されるもので、チューニング
値を増大させるための第1の操作子10と、チューニン
グ値を減少させる第2の操作子11の抑圧操作により行
なわれる。又、プログラマブルデバイダ8の出力は、上
記位相比較器3の他端に入力する。従って、この位相比
較器3、ローパスフィルタ4、電圧制御型発振器5、分
周器6、プログラマブルデバイダ8にてPLL 12が
構成される。
グデータ発生部9にて指定されるもので、チューニング
値を増大させるための第1の操作子10と、チューニン
グ値を減少させる第2の操作子11の抑圧操作により行
なわれる。又、プログラマブルデバイダ8の出力は、上
記位相比較器3の他端に入力する。従って、この位相比
較器3、ローパスフィルタ4、電圧制御型発振器5、分
周器6、プログラマブルデバイダ8にてPLL 12が
構成される。
一方、このPLL12の出力は、上記分周器7を介し楽
音作成部13のCLK端子に入力し、上記楽音作成部1
3の基準クロックとなる。又、この楽音作成部13には
、鍵、リズムの種類を指定するスイッチ等を有するキー
拳スイッチ部14の9号がCPU (中央制御装置二マ
イクロプロセッサ等から成る)15を介し、入力してい
る。そして、上記楽音作成部13は、上記PLL12か
ら分周器7を介した基準クロックに基づいて、つまり所
望のチューニング値にて、楽音が作成されて、図示しな
い増幅器、スピーカを介し、放音される。
音作成部13のCLK端子に入力し、上記楽音作成部1
3の基準クロックとなる。又、この楽音作成部13には
、鍵、リズムの種類を指定するスイッチ等を有するキー
拳スイッチ部14の9号がCPU (中央制御装置二マ
イクロプロセッサ等から成る)15を介し、入力してい
る。そして、上記楽音作成部13は、上記PLL12か
ら分周器7を介した基準クロックに基づいて、つまり所
望のチューニング値にて、楽音が作成されて、図示しな
い増幅器、スピーカを介し、放音される。
次に、第2図にて可変データ発生装置に相当するチュー
ニングデータ作成部9の具体的回路を示す。第1の操作
子10、第2の操作子11の一端は夫々、接地しており
、一方、他端は抵抗R1、R2を夫々介して電圧Vが供
給される。上記第1、第2の操作子10.11は、また
インバータ16.17、ワンショットマルチ18.19
、更にアンドゲート20.21の一端に夫々入力する。
ニングデータ作成部9の具体的回路を示す。第1の操作
子10、第2の操作子11の一端は夫々、接地しており
、一方、他端は抵抗R1、R2を夫々介して電圧Vが供
給される。上記第1、第2の操作子10.11は、また
インバータ16.17、ワンショットマルチ18.19
、更にアンドゲート20.21の一端に夫々入力する。
上記ワンシEl ットマルチ18.19の出力は、イン
バータ22.23を介し、上記アンドゲート20.21
の他端に夫々入力する。そして、このアンドゲート20
.21の出力は、アンドゲート24.25、オアゲート
26.27、アンドゲート28.29を介して、カウン
タ部30にカウントUP1カウントdown信号として
夫々入力する。一方、発振器31の出力は、上記アンド
ゲート24.25の他端に入力する。また、上記第1、
第2の操作子10.11からの出力は、微分回路32.
33に夫々入力し、上記第1、第2の操作子10111
を押圧した瞬間だけ、出力が生じる。そして、この微分
回路32.33の出力は、夫々オアゲート26.27の
他端に入力する。加えて、上記抵抗R1、R2を介した
電圧Vは、インバータ34.35を夫々介し、アンドゲ
ート36に入力し、このアンドゲート36の出力は、上
記カウンタ部30に所定値を設定するRESET信号と
して入力する。上記カウンタ部30の出力は、夫々ナン
トゲート37.38に入力し、更に上記アントゲ−)2
8.29の他端に夫々入力する。ここで、ナントゲート
37は上部カウンタ部30の値が所望の最大値に達する
と出力が“0”となり、上記アンドゲート28を閉成し
、上記カウンタ部30のカラン)UP動作を停止させる
。又、ナントゲート38は上記カウンタ部30の値が所
望の最小値に達する出力が“0”となり、上記アンドゲ
ート29を閉成し、上記カウンタ部30のカウントdo
wn動作を停止させる。一方、上記カウンタ部30の出
力は、デコーダ39に入力し、デコードされて上記プロ
グラマブルデバイダ8に入力する。
バータ22.23を介し、上記アンドゲート20.21
の他端に夫々入力する。そして、このアンドゲート20
.21の出力は、アンドゲート24.25、オアゲート
26.27、アンドゲート28.29を介して、カウン
タ部30にカウントUP1カウントdown信号として
夫々入力する。一方、発振器31の出力は、上記アンド
ゲート24.25の他端に入力する。また、上記第1、
第2の操作子10.11からの出力は、微分回路32.
33に夫々入力し、上記第1、第2の操作子10111
を押圧した瞬間だけ、出力が生じる。そして、この微分
回路32.33の出力は、夫々オアゲート26.27の
他端に入力する。加えて、上記抵抗R1、R2を介した
電圧Vは、インバータ34.35を夫々介し、アンドゲ
ート36に入力し、このアンドゲート36の出力は、上
記カウンタ部30に所定値を設定するRESET信号と
して入力する。上記カウンタ部30の出力は、夫々ナン
トゲート37.38に入力し、更に上記アントゲ−)2
8.29の他端に夫々入力する。ここで、ナントゲート
37は上部カウンタ部30の値が所望の最大値に達する
と出力が“0”となり、上記アンドゲート28を閉成し
、上記カウンタ部30のカラン)UP動作を停止させる
。又、ナントゲート38は上記カウンタ部30の値が所
望の最小値に達する出力が“0”となり、上記アンドゲ
ート29を閉成し、上記カウンタ部30のカウントdo
wn動作を停止させる。一方、上記カウンタ部30の出
力は、デコーダ39に入力し、デコードされて上記プロ
グラマブルデバイダ8に入力する。
次に上記実施例の動作につき説明する。
上記周波数発生器1からの発振・、周波数4.9488
48 (MH2)の信号が、分周器2にて1/768に
分周されPLL 12に入力する。そして、このPLL
12内の上記プログラマブルデバイダ8は、上記チュ
ーニングデータ発生部9からのデータにより分周比が決
定され、上記PLL12からの出力が上記分周器7を介
して、上記楽音作成部13に入力する。この時、上記プ
ログラマブルデバイダ8の分周比が1/1152の時、
上記分周器7からの信号が4.94E384 (MH2
)となり、A4= 442 (H2)に設定される。
48 (MH2)の信号が、分周器2にて1/768に
分周されPLL 12に入力する。そして、このPLL
12内の上記プログラマブルデバイダ8は、上記チュ
ーニングデータ発生部9からのデータにより分周比が決
定され、上記PLL12からの出力が上記分周器7を介
して、上記楽音作成部13に入力する。この時、上記プ
ログラマブルデバイダ8の分周比が1/1152の時、
上記分周器7からの信号が4.94E384 (MH2
)となり、A4= 442 (H2)に設定される。
この時、上記第2の操作子11を押圧すると、上記微分
回路33から一発信号が出力しオアゲート27を介し、
アンドゲート29の一端に入力する。ここで、ナントゲ
ート38の出力は、カウンタ部30が最小値に達してい
ないため“1″となっており、上記アンドゲート29を
閉成している。
回路33から一発信号が出力しオアゲート27を介し、
アンドゲート29の一端に入力する。ここで、ナントゲ
ート38の出力は、カウンタ部30が最小値に達してい
ないため“1″となっており、上記アンドゲート29を
閉成している。
従って、上記オアゲート27から出力した信号が、上記
アンドゲート29を介して、カウンタ部3゜のカウント
値を−1させる。すると、デコーダ39にてデコードさ
れ、上記プログラマブルデバイダ8の分周比を1/11
51に設定させる。この時、上記分周器7の出力信号は
、4294(Hz) 減衰して、上記楽音作成部13
に入力する。この結果A4= 441.6 (Hz)と
なり約1.5セント低くなる。
アンドゲート29を介して、カウンタ部3゜のカウント
値を−1させる。すると、デコーダ39にてデコードさ
れ、上記プログラマブルデバイダ8の分周比を1/11
51に設定させる。この時、上記分周器7の出力信号は
、4294(Hz) 減衰して、上記楽音作成部13
に入力する。この結果A4= 441.6 (Hz)と
なり約1.5セント低くなる。
再度、上記第2の操作子11を押圧すると上述の動作が
くり返され、上記分周器7の出力信号は、4294(H
z)減衰して、この結果 A4= 441.2 (Hz)となり、更に約1.5セ
ント低くなる。
くり返され、上記分周器7の出力信号は、4294(H
z)減衰して、この結果 A4= 441.2 (Hz)となり、更に約1.5セ
ント低くなる。
ここで、上記第2の操作子11を押圧し続けるとする。
まず微分回路33より一発信号が出方し、オアゲート2
7に入力し、アンドゲート29を介しカウンタ部30の
カウント値を1だけ減する。
7に入力し、アンドゲート29を介しカウンタ部30の
カウント値を1だけ減する。
その後約0.5 秒後、上記ワンシぼットマルチ19の
Q端子からの出力が“0”となり、インバータ23にて
反転された信号が、アンドゲート21(7)一端に入力
する。このアンドゲート21の他端は、インバータ17
を介して出力した“1”信号が入力している。すると、
アンドゲート21から“1”信号が出力し、アンドゲー
ト25を閉成させる。従って、発振器31がら約10(
Hz)のクロックが出力し、上記アンドゲート25を介
し、更にオアゲート27、上記アンドゲート29を介し
、上記カウンタ部3oに入力し、カウントd o w
n動作が行なわれる。そして、デコーダ39にてデコー
ドされ、上記プログラマブルデバイダ8の分周比を変化
させ、チューニング値を減衰させる。なお、予め設定し
たカウント値に達すると、ナントゲート38からの出力
信号が“0″となり、アンドゲート29を閉成し、カウ
ンタ部30のカウントdown動作を停止させる。従っ
て、チューニング値は、ある値以下にはならないように
設定されている。
Q端子からの出力が“0”となり、インバータ23にて
反転された信号が、アンドゲート21(7)一端に入力
する。このアンドゲート21の他端は、インバータ17
を介して出力した“1”信号が入力している。すると、
アンドゲート21から“1”信号が出力し、アンドゲー
ト25を閉成させる。従って、発振器31がら約10(
Hz)のクロックが出力し、上記アンドゲート25を介
し、更にオアゲート27、上記アンドゲート29を介し
、上記カウンタ部3oに入力し、カウントd o w
n動作が行なわれる。そして、デコーダ39にてデコー
ドされ、上記プログラマブルデバイダ8の分周比を変化
させ、チューニング値を減衰させる。なお、予め設定し
たカウント値に達すると、ナントゲート38からの出力
信号が“0″となり、アンドゲート29を閉成し、カウ
ンタ部30のカウントdown動作を停止させる。従っ
て、チューニング値は、ある値以下にはならないように
設定されている。
上記第1の操作子10の動作についても、上記第2の操
作子11と全く同様であり、1回押圧すれば、カウンタ
部30のカウント値が+1され、0.5 秒置上押圧し
続けると連続してカウント値がカウントUPされる。そ
して、予め設定した値に達すると、カラン)UP動作が
停止される。
作子11と全く同様であり、1回押圧すれば、カウンタ
部30のカウント値が+1され、0.5 秒置上押圧し
続けると連続してカウント値がカウントUPされる。そ
して、予め設定した値に達すると、カラン)UP動作が
停止される。
一方、上記第1、第2の操作子10.11を同時に押圧
する。インバータ34.35の出力が“61”となり、
アンドゲート36から信号を生じさせる。この信号は、
上記カウンタ部3oをリセットする信号である。従って
、上記カウンタ部30の値が所定値にリセットされる。
する。インバータ34.35の出力が“61”となり、
アンドゲート36から信号を生じさせる。この信号は、
上記カウンタ部3oをリセットする信号である。従って
、上記カウンタ部30の値が所定値にリセットされる。
この時、上記カウンタ部30の出力は、デコーダ39に
てデコードされ、上記プログラマブルデバイダ8の分周
比を1/1152に設定する。つまり、上記第1、第2
の操作子10.11を同時に押圧することにより、チュ
ーニング値は、A4= 442 (H2)に瞬時に設定
される。
てデコードされ、上記プログラマブルデバイダ8の分周
比を1/1152に設定する。つまり、上記第1、第2
の操作子10.11を同時に押圧することにより、チュ
ーニング値は、A4= 442 (H2)に瞬時に設定
される。
上述の如く、チューニングを行った後、キー・スイッチ
部14にて、所望の音色を設定し、所望の鍵を押圧する
ことにより、CPU15を介し、夫々対応する音色コー
ド、キーコードが出力し、上記楽音作成部13にて、上
記所望の音色にて、かつ、上記設定されたチューニング
値に基づいて、上記押圧した鍵の音高に対応した楽音信
号を出力し、図示しない増幅器を介しスピ5.−力にて
放音させる。
部14にて、所望の音色を設定し、所望の鍵を押圧する
ことにより、CPU15を介し、夫々対応する音色コー
ド、キーコードが出力し、上記楽音作成部13にて、上
記所望の音色にて、かつ、上記設定されたチューニング
値に基づいて、上記押圧した鍵の音高に対応した楽音信
号を出力し、図示しない増幅器を介しスピ5.−力にて
放音させる。
上述した実施例において、PLLを用いてクロックを得
ているので、高精度で高安定度のチューニング値が得ら
れるというすぐれた効果がある。
ているので、高精度で高安定度のチューニング値が得ら
れるというすぐれた効果がある。
又、プログラマブルデバイダの分周比を変化させるだけ
で、簡単にクロックの周波数を可変にできる効果がある
。
で、簡単にクロックの周波数を可変にできる効果がある
。
なお、上記実施例では、電子楽器のチューニング制御に
本発明の可変データ発生装置を適用したものであるが、
他の可変周波数発生装置にも同様に適用出来、汎用性は
極めて高いものである。
本発明の可変データ発生装置を適用したものであるが、
他の可変周波数発生装置にも同様に適用出来、汎用性は
極めて高いものである。
本発明の可変データ発生装置は、データを増大させる第
1の操作子と、データを減少させる第2の操作子を設け
、この第1、第2の操作子を同時操作することにより、
上記データを所定値に設定でき、かつこの可変又は設定
されたデータに基づき他のデータを可変制御するように
したため、出力されるデータの値を自由に可変制御でき
、しかも該データがいかなる値からでも瞬時に特定値に
設定できるようになるため、上記能のデータの値を可変
制御する上で、操作が非常に簡単になり、スイッチを増
設する必要がない、という効果がある。
1の操作子と、データを減少させる第2の操作子を設け
、この第1、第2の操作子を同時操作することにより、
上記データを所定値に設定でき、かつこの可変又は設定
されたデータに基づき他のデータを可変制御するように
したため、出力されるデータの値を自由に可変制御でき
、しかも該データがいかなる値からでも瞬時に特定値に
設定できるようになるため、上記能のデータの値を可変
制御する上で、操作が非常に簡単になり、スイッチを増
設する必要がない、という効果がある。
第1図は、本発明を適用した電子楽器の主要ブロック図
、第2図は、本発明の可変データ発生装置に相当する電
子楽器を駆動させるための基本クロックを発生するチュ
ーニングデータ発生部の具体的回路図である。 8・・・プログラマブルデバイダ、 9・・・チューニングデータ発生部、 10・・・第1の操作子、 11・・・第2の操作子、 12・・・PLL1 13・・・楽音作成部、 18.19・・・ワンショットマルチ、30・・・カウ
ンタ部、 32.33・・・微分回路、 39・・・デコーダ。 特許出願人 カシオ計算機株式会社2m
、第2図は、本発明の可変データ発生装置に相当する電
子楽器を駆動させるための基本クロックを発生するチュ
ーニングデータ発生部の具体的回路図である。 8・・・プログラマブルデバイダ、 9・・・チューニングデータ発生部、 10・・・第1の操作子、 11・・・第2の操作子、 12・・・PLL1 13・・・楽音作成部、 18.19・・・ワンショットマルチ、30・・・カウ
ンタ部、 32.33・・・微分回路、 39・・・デコーダ。 特許出願人 カシオ計算機株式会社2m
Claims (2)
- (1)記憶データが記憶された記憶手段と、この記憶手
段に記憶された記憶データを増大する方向に変更する第
1の操作子と、 上記記憶手段に記憶された記憶データを減少する方向に
変更する第2の操作子と、 この第1及び第2の操作子が同時操作されたことを検出
して上記記憶手段の記憶データを所定値に設定する信号
を上記記憶手段に出力する信号発生手段と、 上記記憶手段の記憶データに基づいて他のデータを可変
制御する制御手段と、 を備えたことを特徴とする可変データ発生装置。 - (2)上記記憶手段は、記憶データの値が一定範囲内に
あるときのみ上記第1及び第2の操作子により増減設定
させる可変範囲設定手段を含むことを特徴とする特許請
求の範囲第1項記載の可変データ発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033151A JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033151A JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02276313A true JPH02276313A (ja) | 1990-11-13 |
| JPH0777349B2 JPH0777349B2 (ja) | 1995-08-16 |
Family
ID=12378581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033151A Expired - Lifetime JPH0777349B2 (ja) | 1990-02-14 | 1990-02-14 | 周波数データ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777349B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336131A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Transmitting-receiving equipment |
| JPS546410A (en) * | 1977-06-17 | 1979-01-18 | Hitachi Ltd | Channel selector |
-
1990
- 1990-02-14 JP JP2033151A patent/JPH0777349B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336131A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Transmitting-receiving equipment |
| JPS546410A (en) * | 1977-06-17 | 1979-01-18 | Hitachi Ltd | Channel selector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0777349B2 (ja) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351008A (ja) | ディジタルvco | |
| US6690215B2 (en) | Sigma-delta-based frequency synthesis | |
| JPH07297642A (ja) | 周波数倍数回路 | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JPH0255976B2 (ja) | ||
| US4349779A (en) | Volume control apparatus | |
| JPH02276313A (ja) | 可変データ発生装置 | |
| KR100256838B1 (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
| JPH07131343A (ja) | 周波数シンセサイザ | |
| JPH02275992A (ja) | 電子楽器のピッチ制御装置 | |
| JPH02236596A (ja) | 電子楽器のピッチ制御装置 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| JPS62146020A (ja) | Pll周波数シンセサイザ | |
| GB2368207A (en) | PLL circuit and frequency division method reducing spurious noise | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JPH06318081A (ja) | データ制御装置 | |
| JPS6333381Y2 (ja) | ||
| JPS6333739B2 (ja) | ||
| JPH0529933A (ja) | 位相同期発振装置 | |
| KR100345397B1 (ko) | 고속 동작이 가능한 주파수 합성기 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPS57152234A (en) | Large-scale integrated circuit for pll tuning | |
| JPH02206917A (ja) | ランダム周波数信号発生回路 | |
| JPH10107546A (ja) | 信号発生装置 |