JPH0777452B2 - 時間軸圧縮回路 - Google Patents
時間軸圧縮回路Info
- Publication number
- JPH0777452B2 JPH0777452B2 JP62065345A JP6534587A JPH0777452B2 JP H0777452 B2 JPH0777452 B2 JP H0777452B2 JP 62065345 A JP62065345 A JP 62065345A JP 6534587 A JP6534587 A JP 6534587A JP H0777452 B2 JPH0777452 B2 JP H0777452B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal period
- ccd
- clock
- supplied
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一対のコンポーネント色信号を時間軸圧縮し
て時分割多重した信号を輝度信号とは別のトラツクに、
この輝度信号と同時に記録するようにした記録装置に使
用して好適な時間軸圧縮回路に関する。
て時分割多重した信号を輝度信号とは別のトラツクに、
この輝度信号と同時に記録するようにした記録装置に使
用して好適な時間軸圧縮回路に関する。
本発明は、第１から第４の４つの電荷転送素子を使用
し、一対のコンポーネント色信号を時間軸圧縮して時分
割多重した信号を得る時間軸圧縮回路において、電荷転
送素子として、コンポーネント色信号の１水平期間分の
ビット数のものと、２水平期間分のビット数のものとを
組合せて用い、クロックを連続で供給できるようにした
ことにより、格子欠陥ノイズの発生を防止するようにし
たものである。
し、一対のコンポーネント色信号を時間軸圧縮して時分
割多重した信号を得る時間軸圧縮回路において、電荷転
送素子として、コンポーネント色信号の１水平期間分の
ビット数のものと、２水平期間分のビット数のものとを
組合せて用い、クロックを連続で供給できるようにした
ことにより、格子欠陥ノイズの発生を防止するようにし
たものである。
記録装置として、一対のコンポーネント色信号を時間軸
圧縮として時分割多重した信号を輝度信号とは別トラッ
クに、この輝度信号と同時に記録するようにしたもの
が、例えば特開昭61−2490号公報に記載されている。
圧縮として時分割多重した信号を輝度信号とは別トラッ
クに、この輝度信号と同時に記録するようにしたもの
が、例えば特開昭61−2490号公報に記載されている。
このような記録装置における時間軸圧縮回路は、コンポ
ーネント色信号の１水平期間分のビット数（ｎビット）
の第１から第４の４つの電荷転送素子、例えばCCD（電
荷結合素子）を使用するものであった。
ーネント色信号の１水平期間分のビット数（ｎビット）
の第１から第４の４つの電荷転送素子、例えばCCD（電
荷結合素子）を使用するものであった。
即ち、第８図において、（51）〜（54）は１水平期間分
のビット数（ｎビット）を有するCCDである。
のビット数（ｎビット）を有するCCDである。
CCD（51），（53）には端子（55）より赤の色差信号Ｒ
−Ｙ（第９図Ａに図示）が入力され、CCD（52），（5
4）には端子（56）より青の色差信号Ｂ−Ｙ（第９図Ｂ
に図示）が入力される。また、CCD（51）〜（54）の出
力信号は夫々スイッチ回路（57）の端子ａ〜ｄに供給さ
れ、このスイッチ回路（57）の出力信号はローパスフィ
ルタ（58）を介して出力端子（59）に導出される。
−Ｙ（第９図Ａに図示）が入力され、CCD（52），（5
4）には端子（56）より青の色差信号Ｂ−Ｙ（第９図Ｂ
に図示）が入力される。また、CCD（51）〜（54）の出
力信号は夫々スイッチ回路（57）の端子ａ〜ｄに供給さ
れ、このスイッチ回路（57）の出力信号はローパスフィ
ルタ（58）を介して出力端子（59）に導出される。
また、連続する２水平期間H1,H2において、CCD（51）〜
（54）には、端子（60）〜（63）より第９図Ｄ〜Ｇに示
すように、クロックが供給される。即ち、CCD（51）に
おいては、第１の水平期間H1で周波数fcのクロックが供
給され、第２の水平期間H2の前半で周波数2fcのクロッ
クが供給され、その後半で休止される。また、CCD（5
2）においては、第１の水平期間H1で周波数fcのクロッ
クが供給され、第２の水平期間H2の前半でクロックが休
止され、その後半で周波数2fcのクロックが供給され
る。また、CCD（53）においては、第１の水平期間H1の
前半で周波数2fcのクロックが供給され、その後半でク
ロックが休止され、第２の水平期間H2で周波数fcのクロ
ックが供給される。また、CCD（54）においては、第１
の水平期間H1の前半でクロックが休止され、その後半で
周波数2fcのクロックが供給され、第２の水平期間H2で
周波数fcのクロックが供給される。
（54）には、端子（60）〜（63）より第９図Ｄ〜Ｇに示
すように、クロックが供給される。即ち、CCD（51）に
おいては、第１の水平期間H1で周波数fcのクロックが供
給され、第２の水平期間H2の前半で周波数2fcのクロッ
クが供給され、その後半で休止される。また、CCD（5
2）においては、第１の水平期間H1で周波数fcのクロッ
クが供給され、第２の水平期間H2の前半でクロックが休
止され、その後半で周波数2fcのクロックが供給され
る。また、CCD（53）においては、第１の水平期間H1の
前半で周波数2fcのクロックが供給され、その後半でク
ロックが休止され、第２の水平期間H2で周波数fcのクロ
ックが供給される。また、CCD（54）においては、第１
の水平期間H1の前半でクロックが休止され、その後半で
周波数2fcのクロックが供給され、第２の水平期間H2で
周波数fcのクロックが供給される。
また、スイッチ回路（57）には端子（64）より制御信号
SSW0が供給され、このスイッチ回路（57）は、第１の水
平期間H1の前半、後半、第２の水平期間H2の前半及び後
半で、夫々ｃ側、ｄ側、ａ側及びｂ側に切換接続され
る。
SSW0が供給され、このスイッチ回路（57）は、第１の水
平期間H1の前半、後半、第２の水平期間H2の前半及び後
半で、夫々ｃ側、ｄ側、ａ側及びｂ側に切換接続され
る。
以上の構成において、第１の水平期間H1では、CCD（5
1）及び（52）に、夫々１水平期間の色差信号Ｒ−Ｙ及
びＢ−Ｙの書き込みがなされ、第２の水平期間H2の前半
ではCCD（51）より１水平期間分の色差信号Ｒ−Ｙが読
み出されスイッチ回路（57）及びローパスフィルタ（5
8）を介して出力端子（59）に導出され、その後半ではC
CD（52）より１水平期間分の色差信号Ｂ−Ｙが読み出さ
れスイッチ回路（57）及びローパスフィルタ（58）を介
して出力端子（59）に導出される。また、第２の水平期
間H2では、CCD（53）及び（54）に、夫々１水平期間分
の色差信号Ｒ−Ｙ及びＢ−Ｙの書き込みがなされ、第１
の水平期間H1の前半ではCCD（53）より１水平期間分の
色差信号Ｒ−Ｙが読み出されスイッチ回路（57）及びロ
ーパスフィルタ（58）を介して出力端子（59）に導出さ
れ、その後半ではCCD（54）より１水平期間分の色差信
号Ｂ−Ｙが読み出されスイッチ回路（57）及びローパス
フィルタ（58）を介して出力端子（59）に導出される。
したがって、出力端子（59）に、第９図Ｃに示すように
色差信号Ｒ−Y,B−Ｙが夫々1/2に時間軸圧縮され、時分
割多重された信号Scが得られる。
1）及び（52）に、夫々１水平期間の色差信号Ｒ−Ｙ及
びＢ−Ｙの書き込みがなされ、第２の水平期間H2の前半
ではCCD（51）より１水平期間分の色差信号Ｒ−Ｙが読
み出されスイッチ回路（57）及びローパスフィルタ（5
8）を介して出力端子（59）に導出され、その後半ではC
CD（52）より１水平期間分の色差信号Ｂ−Ｙが読み出さ
れスイッチ回路（57）及びローパスフィルタ（58）を介
して出力端子（59）に導出される。また、第２の水平期
間H2では、CCD（53）及び（54）に、夫々１水平期間分
の色差信号Ｒ−Ｙ及びＢ−Ｙの書き込みがなされ、第１
の水平期間H1の前半ではCCD（53）より１水平期間分の
色差信号Ｒ−Ｙが読み出されスイッチ回路（57）及びロ
ーパスフィルタ（58）を介して出力端子（59）に導出さ
れ、その後半ではCCD（54）より１水平期間分の色差信
号Ｂ−Ｙが読み出されスイッチ回路（57）及びローパス
フィルタ（58）を介して出力端子（59）に導出される。
したがって、出力端子（59）に、第９図Ｃに示すように
色差信号Ｒ−Y,B−Ｙが夫々1/2に時間軸圧縮され、時分
割多重された信号Scが得られる。
この第８図例の時間軸圧縮回路においては、CCD（51）
〜（54）にクロックが供給されないクロックの休止期間
があり、格子欠陥ノイズを発生する問題があった。即
ち、CCD（51）〜（54）においては、クロックの休止期
間で格子欠陥によって電荷の飛び込みや漏れが生じ、こ
れがノイズとなるものである。
〜（54）にクロックが供給されないクロックの休止期間
があり、格子欠陥ノイズを発生する問題があった。即
ち、CCD（51）〜（54）においては、クロックの休止期
間で格子欠陥によって電荷の飛び込みや漏れが生じ、こ
れがノイズとなるものである。
本発明は斯る点に鑑み、格子欠陥ノイズの発生を防止す
るものである。
るものである。
本発明は、１水平期間分のビット数を有する第１及び第
３の電荷転送素子例えばCCD（１）及び（３）と、２水
平期間分のビット数を有する第２及び第４の電荷転送素
子例えばCCD（２）及び（４）とを備え、第１及び第２
の電荷転送素子には連続する２水平期間H1及びH2の第１
の水平期間H1で書き込みクロックが供給されると共に第
２の水平期間H2で書き込みクロックの２倍の周波数の読
み出しクロックが供給され、第３及び第４の電荷転送素
子には連続する２水平期間の第１の水平期間H1で書き込
みクロックの２倍の周波数の読み出しクロックが供給さ
れると共に第２の水平期間H2で書き込みクロックが供給
され、第１及び第３の電荷転送素子には第１のコンポー
ネント色信号例えばＲ−Ｙが入力され、第２及び第４の
電荷転送素子には第２のコンポーネント色信号例えばＢ
−Ｙが入力され、連続する２水平期間H1及びH2の第１の
水平期間H1の前半及び後半では、夫々第３及び第４の電
荷転送素子の出力信号が出力端子（９）に導出されると
共に、第２の水平期間H2の前半及び後半では、夫々第１
及び第２の電荷転送素子の出力信号が出力端子（９）に
導出されるものである。
３の電荷転送素子例えばCCD（１）及び（３）と、２水
平期間分のビット数を有する第２及び第４の電荷転送素
子例えばCCD（２）及び（４）とを備え、第１及び第２
の電荷転送素子には連続する２水平期間H1及びH2の第１
の水平期間H1で書き込みクロックが供給されると共に第
２の水平期間H2で書き込みクロックの２倍の周波数の読
み出しクロックが供給され、第３及び第４の電荷転送素
子には連続する２水平期間の第１の水平期間H1で書き込
みクロックの２倍の周波数の読み出しクロックが供給さ
れると共に第２の水平期間H2で書き込みクロックが供給
され、第１及び第３の電荷転送素子には第１のコンポー
ネント色信号例えばＲ−Ｙが入力され、第２及び第４の
電荷転送素子には第２のコンポーネント色信号例えばＢ
−Ｙが入力され、連続する２水平期間H1及びH2の第１の
水平期間H1の前半及び後半では、夫々第３及び第４の電
荷転送素子の出力信号が出力端子（９）に導出されると
共に、第２の水平期間H2の前半及び後半では、夫々第１
及び第２の電荷転送素子の出力信号が出力端子（９）に
導出されるものである。
上述構成においては、第１〜第４の電荷転送素子にクロ
ックが連続して供給されるので、格子欠陥ノイズの発生
を良好に防止し得る。
ックが連続して供給されるので、格子欠陥ノイズの発生
を良好に防止し得る。
〔実施例〕 以下、第１図を参照しながら本発明の一実施例について
説明する。
説明する。
同図において、（１）及び（３）は１水平期間分のビッ
ト数（ｎビット）を有するCCDである。また、（２）及
び（４）は２水平期間分のビット数（2nビット）を有す
るCCDである。CCD（１），（３）には端子（５）より赤
の色差信号Ｒ−Ｙ（第２図Ａに図示）が入力され、CCD
（２），（４）には端子（６）より青の色差信号Ｂ−Ｙ
（第２図Ｂに図示）が入力される。また、CCD（１）〜
（４）の出力信号は、夫々スイッチ回路（７）の端子ａ
〜ｄに供給され、このスイッチ回路（７）の出力信号は
ローパスフィルタ（８）を介して出力端子（９）に導出
される。
ト数（ｎビット）を有するCCDである。また、（２）及
び（４）は２水平期間分のビット数（2nビット）を有す
るCCDである。CCD（１），（３）には端子（５）より赤
の色差信号Ｒ−Ｙ（第２図Ａに図示）が入力され、CCD
（２），（４）には端子（６）より青の色差信号Ｂ−Ｙ
（第２図Ｂに図示）が入力される。また、CCD（１）〜
（４）の出力信号は、夫々スイッチ回路（７）の端子ａ
〜ｄに供給され、このスイッチ回路（７）の出力信号は
ローパスフィルタ（８）を介して出力端子（９）に導出
される。
また、連続する２水平期間H1,H2において、CCD（１），
（２）には、端子（10）より第２図Ｄに示すようにクロ
ックが供給される。即ち、第１の水平期間H1で周波数fc
のクロックが供給され、第２の水平期間H2で周波数2fc
のクロックが供給される。また、連続する２水平期間
H1,H2において、CCD（３），（４）には、端子（11）よ
り第２図Ｅに示すようにクロックが供給される。即ち、
第１の水平期間H1で周波数2fcのクロックが供給され、
第２の水平期間H2で周波数fcのクロックが供給される。
（２）には、端子（10）より第２図Ｄに示すようにクロ
ックが供給される。即ち、第１の水平期間H1で周波数fc
のクロックが供給され、第２の水平期間H2で周波数2fc
のクロックが供給される。また、連続する２水平期間
H1,H2において、CCD（３），（４）には、端子（11）よ
り第２図Ｅに示すようにクロックが供給される。即ち、
第１の水平期間H1で周波数2fcのクロックが供給され、
第２の水平期間H2で周波数fcのクロックが供給される。
また、スイッチ回路（７）には端子（12）より制御信号
SSW1が供給され、このスイッチ回路（７）は、第１の水
平期間H1の前半、後半、第２の水平期間H2の前半及び後
半で、夫々ｃ側、ｄ側、ａ側及びｂ側に切換接続され
る。
SSW1が供給され、このスイッチ回路（７）は、第１の水
平期間H1の前半、後半、第２の水平期間H2の前半及び後
半で、夫々ｃ側、ｄ側、ａ側及びｂ側に切換接続され
る。
以上の構成において、第１の水平期間H1では、周波数fc
のクロックによって、CCD（１）と、CCD（２）の前半部
に、夫々１水平期間分の色差信号Ｒ−Ｙ及びＢ−Ｙが書
き込まれる。また、これに続く第２の水平期間H2の前半
では、周波数2fcのクロックによって、CCD（１）より１
水平期間分の色差信号Ｒ−Ｙが読み出されると共に、CC
D（２）の前半部に書き込まれている１水平期間分の色
差信号Ｂ−Ｙは後半部に転送される。そして、CCD
（１）より読み出された色差信号Ｒ−Ｙはスイッチ回路
（７）及びローパスフィルタ（８）を介して出力端子
（９）に導出される。また、第２の水平期間H2の後半で
は、周波数2fcのクロックによって、CCD（２）より１水
平期間分の色差信号Ｂ−Ｙが読み出される。そして、こ
の色差信号Ｂ−Ｙはスイッチ回路（７）及びローパスフ
ィルタ（８）を介して出力端子（９）に導出される。
のクロックによって、CCD（１）と、CCD（２）の前半部
に、夫々１水平期間分の色差信号Ｒ−Ｙ及びＢ−Ｙが書
き込まれる。また、これに続く第２の水平期間H2の前半
では、周波数2fcのクロックによって、CCD（１）より１
水平期間分の色差信号Ｒ−Ｙが読み出されると共に、CC
D（２）の前半部に書き込まれている１水平期間分の色
差信号Ｂ−Ｙは後半部に転送される。そして、CCD
（１）より読み出された色差信号Ｒ−Ｙはスイッチ回路
（７）及びローパスフィルタ（８）を介して出力端子
（９）に導出される。また、第２の水平期間H2の後半で
は、周波数2fcのクロックによって、CCD（２）より１水
平期間分の色差信号Ｂ−Ｙが読み出される。そして、こ
の色差信号Ｂ−Ｙはスイッチ回路（７）及びローパスフ
ィルタ（８）を介して出力端子（９）に導出される。
また、第２の水平期間H2では、周波数fcのクロックによ
って、CCD（３）と、CCD（４）の前半部に夫々１水平期
間分の色差信号Ｒ−Ｙ及びＢ−Ｙが書き込まれる。ま
た、これに続く第１の水平期間H1の前半では、周波数2f
cのクロックによって、CCD（３）より１水平期間分の色
差信号Ｒ−Ｙが読み出されると共に、CCD（４）の前半
部に書き込まれている１水平期間分の色差信号Ｂ−Ｙは
後半部に転送される。そして、CCD（３）より読み出さ
れた色差信号Ｒ−Ｙはスイッチ回路（７）及びローパス
フィルタ（８）を介して出力端子（９）に導出される。
また、第１の水平期間H1の後半では、周波数2fcのクロ
ックによって、CCD（４）より１水平期間分の色差信号
Ｂ−Ｙが読み出される。そして、この色差信号Ｂ−Ｙは
スイッチ回路（７）及びローパスフィルタ（８）を介し
て出力端子（９）に導出される。
って、CCD（３）と、CCD（４）の前半部に夫々１水平期
間分の色差信号Ｒ−Ｙ及びＢ−Ｙが書き込まれる。ま
た、これに続く第１の水平期間H1の前半では、周波数2f
cのクロックによって、CCD（３）より１水平期間分の色
差信号Ｒ−Ｙが読み出されると共に、CCD（４）の前半
部に書き込まれている１水平期間分の色差信号Ｂ−Ｙは
後半部に転送される。そして、CCD（３）より読み出さ
れた色差信号Ｒ−Ｙはスイッチ回路（７）及びローパス
フィルタ（８）を介して出力端子（９）に導出される。
また、第１の水平期間H1の後半では、周波数2fcのクロ
ックによって、CCD（４）より１水平期間分の色差信号
Ｂ−Ｙが読み出される。そして、この色差信号Ｂ−Ｙは
スイッチ回路（７）及びローパスフィルタ（８）を介し
て出力端子（９）に導出される。
したがって、出力端子（９）には、第２図Ｃに示すよう
に色差信号Ｒ−Y,B−Ｙが夫々1/2に時間軸圧縮され、時
分割多重された信号Scが得られる。
に色差信号Ｒ−Y,B−Ｙが夫々1/2に時間軸圧縮され、時
分割多重された信号Scが得られる。
このように本例によれば、CCD（１）〜（４）にクロッ
クが連続して供給されるので、従来例のような格子欠陥
ノイズの発生を防止することができる。
クが連続して供給されるので、従来例のような格子欠陥
ノイズの発生を防止することができる。
第３図は、時分割多重された信号Scより元の色差信号Ｒ
−Y,B−Ｙを得る時間軸伸長回路の一例を示すものであ
る。
−Y,B−Ｙを得る時間軸伸長回路の一例を示すものであ
る。
同図において、（11）及び（13）は１水平期間分のビッ
ト数（ｎビット）を有するCCDである。また、（12）及
び（14）は２水平期間分のビット数（2nビット）を有す
るCCDである。CCD（11）〜（14）には端子（15）より時
分割多重された信号Sc（第４図Ａに図示）が入力され
る。また、CCD（11）及び（13）の出力信号は、夫々ス
イッチ回路（16）の端子ａ及びｂに供給され、このスイ
ッチ回路（16）の出力信号はローパスフィルタ（17）を
介して出力端子（18）に導出される。また、CCD（12）
及び（14）の出力信号は、夫々スイッチ回路（19）の端
子ａ及びｂに供給され、このスイッチ回路（19）の出力
信号はローパスフィルタ（20）を介して出力端子（21）
に導出される。
ト数（ｎビット）を有するCCDである。また、（12）及
び（14）は２水平期間分のビット数（2nビット）を有す
るCCDである。CCD（11）〜（14）には端子（15）より時
分割多重された信号Sc（第４図Ａに図示）が入力され
る。また、CCD（11）及び（13）の出力信号は、夫々ス
イッチ回路（16）の端子ａ及びｂに供給され、このスイ
ッチ回路（16）の出力信号はローパスフィルタ（17）を
介して出力端子（18）に導出される。また、CCD（12）
及び（14）の出力信号は、夫々スイッチ回路（19）の端
子ａ及びｂに供給され、このスイッチ回路（19）の出力
信号はローパスフィルタ（20）を介して出力端子（21）
に導出される。
また、連続する２水平期間H1,H2において、CCD（11），
（12）には、端子（22）より第４図Ｄに示すようにクロ
ックが供給される。即ち、第１の水平期間H1で周波数2f
cのクロックが供給され、第２の水平期間H2で周波数fc
のクロックが供給される。また、連続する２水平期間
H1,H2において、CCD（13），（14）には、端子（23）よ
り第４図Ｅに示すようにクロックが供給される。即ち、
第１の水平期間H1で周波数fcのクロックが供給され、第
２の水平期間H2で周波数2fcのクロックが供給される。
（12）には、端子（22）より第４図Ｄに示すようにクロ
ックが供給される。即ち、第１の水平期間H1で周波数2f
cのクロックが供給され、第２の水平期間H2で周波数fc
のクロックが供給される。また、連続する２水平期間
H1,H2において、CCD（13），（14）には、端子（23）よ
り第４図Ｅに示すようにクロックが供給される。即ち、
第１の水平期間H1で周波数fcのクロックが供給され、第
２の水平期間H2で周波数2fcのクロックが供給される。
また、スイッチ回路（16），（19）には、端子（24）よ
り制御信号SSW2が供給され、このスイッチ回路（16），
（19）は、第１の水平期間H1及び第２の水平期間H2で、
夫々ｂ側及びａ側に切換接続される。
り制御信号SSW2が供給され、このスイッチ回路（16），
（19）は、第１の水平期間H1及び第２の水平期間H2で、
夫々ｂ側及びａ側に切換接続される。
以上の構成において、第１の水平期間H1の前半では、周
波数2fcのクロックによって、CCD（11）と、CCD（12）
の前半部に、夫々１水平期間分の色差信号Ｒ−Ｙが書き
込まれる。また、第１の水平期間H1の後半では、周波数
2fcのクロックによって、CCD（11）と、CCD（12）の前
半部に、夫々１水平期間分の色差信号Ｂ−Ｙが書き込ま
れると共に、CCD（12）の前半部に書き込まれている１
水平期間分の色差信号Ｒ−Ｙは後半部に転送される。ま
た、これに続く第２の水平期間H2では、周波数fcのクロ
ックによって、CCD（11）及び（12）より、夫々１水平
期間分の色差信号Ｂ−Ｙ及びＲ−Ｙが読み出され、夫々
スイッチ回路（16）及び（19）、ローパスフィルタ（1
7）及び（20）を介して出力端子（18）及び（21）に導
出される。
波数2fcのクロックによって、CCD（11）と、CCD（12）
の前半部に、夫々１水平期間分の色差信号Ｒ−Ｙが書き
込まれる。また、第１の水平期間H1の後半では、周波数
2fcのクロックによって、CCD（11）と、CCD（12）の前
半部に、夫々１水平期間分の色差信号Ｂ−Ｙが書き込ま
れると共に、CCD（12）の前半部に書き込まれている１
水平期間分の色差信号Ｒ−Ｙは後半部に転送される。ま
た、これに続く第２の水平期間H2では、周波数fcのクロ
ックによって、CCD（11）及び（12）より、夫々１水平
期間分の色差信号Ｂ−Ｙ及びＲ−Ｙが読み出され、夫々
スイッチ回路（16）及び（19）、ローパスフィルタ（1
7）及び（20）を介して出力端子（18）及び（21）に導
出される。
また、第２の水平期間H2の前半では、周波数2fcのクロ
ックによって、CCD（13）と、CCD（14）の前半部に、夫
々１水平期間分の色差信号Ｒ−Ｙが書き込まれる。ま
た、第２の水平期間H2の後半では、周波数2fcのクロッ
クによって、CCD（13）と、CCD（14）の前半部に、夫々
１水平期間分の色差信号Ｂ−Ｙが書き込まれると共に、
CCD（14）の前半部に書き込まれている１水平期間分の
色差信号Ｒ−Ｙは後半部に転送される。また、これに続
く第１の水平期間H1では、周波数fcのクロックによっ
て、CCD（13）及び（14）より、夫々１水平期間分の色
差信号Ｂ−Ｙ及びＲ−Ｙが読み出され、夫々スイッチ回
路（16）及び（19）、ローパスフィルタ（17）及び（2
0）を介して出力端子（18）及び（21）導出される。
ックによって、CCD（13）と、CCD（14）の前半部に、夫
々１水平期間分の色差信号Ｒ−Ｙが書き込まれる。ま
た、第２の水平期間H2の後半では、周波数2fcのクロッ
クによって、CCD（13）と、CCD（14）の前半部に、夫々
１水平期間分の色差信号Ｂ−Ｙが書き込まれると共に、
CCD（14）の前半部に書き込まれている１水平期間分の
色差信号Ｒ−Ｙは後半部に転送される。また、これに続
く第１の水平期間H1では、周波数fcのクロックによっ
て、CCD（13）及び（14）より、夫々１水平期間分の色
差信号Ｂ−Ｙ及びＲ−Ｙが読み出され、夫々スイッチ回
路（16）及び（19）、ローパスフィルタ（17）及び（2
0）を介して出力端子（18）及び（21）導出される。
したがって、出力端子（18）及び（21）には、第４図Ｂ
及びＣに示すように、青の色差信号Ｂ−Ｙ及び赤の色差
信号Ｒ−Ｙが夫々２倍に時間軸伸長され、連続して得ら
れる。
及びＣに示すように、青の色差信号Ｂ−Ｙ及び赤の色差
信号Ｒ−Ｙが夫々２倍に時間軸伸長され、連続して得ら
れる。
この第３図例の時間軸伸長回路においても、CCD（11）
〜（14）にクロックが連続して供給されるので、格子欠
陥ノイズの発生を防止することができる。
〜（14）にクロックが連続して供給されるので、格子欠
陥ノイズの発生を防止することができる。
なお、第１図例におけるCCD（１）〜（４）とスイッチ
回路（７）とをCCDブロックとし、このCCDブロックを用
いて第５図に示すように構成することもできる。即ち、
２個のCCDブロック（31），（32）が設けられ、一方のC
CDブロック（32）の前段及び後段にはインバータ（3
3），（34）及び（35）が配され、CCDブロック（31）の
出力信号とインバータ（35）の出力信号とが加算器（3
6）で加算されるようにするものである。ここで、第１
図と対応する部分には同一符号を付して示している。
回路（７）とをCCDブロックとし、このCCDブロックを用
いて第５図に示すように構成することもできる。即ち、
２個のCCDブロック（31），（32）が設けられ、一方のC
CDブロック（32）の前段及び後段にはインバータ（3
3），（34）及び（35）が配され、CCDブロック（31）の
出力信号とインバータ（35）の出力信号とが加算器（3
6）で加算されるようにするものである。ここで、第１
図と対応する部分には同一符号を付して示している。
このような構成とすることにより、固定パターンノイズ
の減少、リニアリティの改善、クロックノイズの減少を
図ることができる。例えば、CCDブロック（31）の出力
信号が第６図Ａに示すようであるとすると、CCDブロッ
ク（32）の出力信号は同図Ｂに示すようになると共に、
インバータ（35）の出力信号は同図Ｃに示すようにな
る。したがって、加算器（36）では信号成分は加算され
て２倍となり、ノイズ成分は相殺され、加算器（36）の
出力信号は同図Ｄに示すようになる。これによりノイズ
の減少を図ることができる。また、２つのCCDブロック
（31），（32）の出力信号を加算しているのでリニアリ
ティの改善を図ることができる。
の減少、リニアリティの改善、クロックノイズの減少を
図ることができる。例えば、CCDブロック（31）の出力
信号が第６図Ａに示すようであるとすると、CCDブロッ
ク（32）の出力信号は同図Ｂに示すようになると共に、
インバータ（35）の出力信号は同図Ｃに示すようにな
る。したがって、加算器（36）では信号成分は加算され
て２倍となり、ノイズ成分は相殺され、加算器（36）の
出力信号は同図Ｄに示すようになる。これによりノイズ
の減少を図ることができる。また、２つのCCDブロック
（31），（32）の出力信号を加算しているのでリニアリ
ティの改善を図ることができる。
また、第３図例におけるCCD（11）〜（14）とスイッチ
回路（16），（19）とをCCDブロックとし、このCCDブロ
ックを用いて、第７図に示すように構成することもでき
る。即ち、２個のCCDブロック（41），（42）が設けら
れ、一方のCCDブロック（42）の前段、後段にはインバ
ータ（43），（44）及び（45）が配され、CCDブロック
（41）の出力信号とインバータ（44），（45）の出力信
号とが加算器（46），（47）で加算されるようにするも
のである。ここで、第３図と対応する部分には同一符号
を付して示している。
回路（16），（19）とをCCDブロックとし、このCCDブロ
ックを用いて、第７図に示すように構成することもでき
る。即ち、２個のCCDブロック（41），（42）が設けら
れ、一方のCCDブロック（42）の前段、後段にはインバ
ータ（43），（44）及び（45）が配され、CCDブロック
（41）の出力信号とインバータ（44），（45）の出力信
号とが加算器（46），（47）で加算されるようにするも
のである。ここで、第３図と対応する部分には同一符号
を付して示している。
このような構成とすることにより、第５図例と同様に固
定パターンノイズの減少、リニアリティの改善、クロッ
クノイズの減少を図ることができる。
定パターンノイズの減少、リニアリティの改善、クロッ
クノイズの減少を図ることができる。
尚、上述実施例は電荷転送素子としてCCDを用いたもの
を示したが、本発明はCCDと同様の格子欠陥ノイズを発
生する電荷転送素子を使用するものに適用して好適であ
る。
を示したが、本発明はCCDと同様の格子欠陥ノイズを発
生する電荷転送素子を使用するものに適用して好適であ
る。
以上述べた本発明によれば、電荷転送素子にクロックを
連続して供給できるようにしたので、クロックが休止す
ることによる格子欠陥ノイズの発生を良好に防止するこ
とができる。
連続して供給できるようにしたので、クロックが休止す
ることによる格子欠陥ノイズの発生を良好に防止するこ
とができる。
第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図及び第７図は時間軸伸長回路を
示す構成図、第４図はその説明のための図、第５図は時
間軸圧縮回路を示す構成図、第６図はその説明のための
図、第８図は従来例の構成図、第９図はその説明のため
の図である。 （１）〜（４）はCCD、（７）はスイッチ回路、（８）
はローパスフィルタ、（９）は出力端子である。
説明のための図、第３図及び第７図は時間軸伸長回路を
示す構成図、第４図はその説明のための図、第５図は時
間軸圧縮回路を示す構成図、第６図はその説明のための
図、第８図は従来例の構成図、第９図はその説明のため
の図である。 （１）〜（４）はCCD、（７）はスイッチ回路、（８）
はローパスフィルタ、（９）は出力端子である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩本 昌之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (56)参考文献 特開 昭61−2490（ＪＰ，Ａ) 特開 昭57−118490（ＪＰ，Ａ) 特開 昭60−143091（ＪＰ，Ａ) 特開 昭62−57170（ＪＰ，Ａ)
Claims (1)
- 【請求項１】１水平期間分のビット数を有する第１及び
第３の電荷転送素子と、２水平期間分のビット数を有す
る第２及び第４の電荷転送素子とを備え、 上記第１及び第２の電荷転送素子には連続する２水平期
間の第１の水平期間で書き込みクロックが供給されると
共に第２の水平期間で上記書き込みクロックの２倍の周
波数の読み出しクロックが供給され、 上記第３及び第４の電荷転送素子には上記連続する２水
平期間の第１の水平期間で上記読み出しクロックが供給
されると共に第２の水平期間で上記書き込みクロックが
供給され、 上記第１及び第３の電荷転送素子には第１のコンポーネ
ント色信号が入力され、上記第２及び第４の電荷転送素
子には第２のコンポーネント色信号が入力され、 上記連続する２水平期間の第１の水平期間の前半及び後
半では、夫々上記第３及び第４の電荷転送素子の出力信
号が出力端子に導出されると共に、第２の水平期間の前
半及び後半では、夫々上記第１及び第２の電荷転送素子
の出力信号が上記出力端子に導出されることを特徴とす
る時間軸圧縮回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62065345A JPH0777452B2 (ja) | 1987-03-19 | 1987-03-19 | 時間軸圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62065345A JPH0777452B2 (ja) | 1987-03-19 | 1987-03-19 | 時間軸圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63232598A JPS63232598A (ja) | 1988-09-28 |
| JPH0777452B2 true JPH0777452B2 (ja) | 1995-08-16 |
Family
ID=13284267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62065345A Expired - Fee Related JPH0777452B2 (ja) | 1987-03-19 | 1987-03-19 | 時間軸圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777452B2 (ja) |
-
1987
- 1987-03-19 JP JP62065345A patent/JPH0777452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63232598A (ja) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0167314B1 (en) | An apparatus for recording a color video signal | |
| US5299023A (en) | Portable video camera and recording apparatus | |
| JPH0777452B2 (ja) | 時間軸圧縮回路 | |
| JPH0740746B2 (ja) | 色線順次ｔｃｉ信号の垂直エンファシス回路並びに垂直エンファシス及びディエンファシス回路 | |
| JPS6037982U (ja) | 遅延時間補正回路 | |
| JPS58147370U (ja) | 色信号処理回路 | |
| JPH0733502Y2 (ja) | フィルタ装置 | |
| JPH0753343Y2 (ja) | Ｎｔｓｃ４．４３用くし型フイルタ | |
| JPS6141291A (ja) | くし形フイルタ回路 | |
| JP3064394B2 (ja) | 磁気記録装置 | |
| JPH0575239B2 (ja) | ||
| JPS63155986A (ja) | 記録再生装置 | |
| JPH05130644A (ja) | 画像処理用半導体集積回路装置 | |
| JPH0720258B2 (ja) | ダビングシステム | |
| JPH07184095A (ja) | ビデオカメラ | |
| JPS5996981U (ja) | 映像機器の信号出力回路 | |
| JPH01135196A (ja) | 映像信号出力回路 | |
| JPH02143790A (ja) | 輝度信号処理装置 | |
| JPS63166380A (ja) | 映像信号の記録方式 | |
| JPS6025397A (ja) | ビデオ信号伝送方式 | |
| JPH0252590A (ja) | 信号補正システム | |
| JPH02246692A (ja) | 磁気記録再生装置における色ずれ補正回路 | |
| JPS61212978A (ja) | ビデオカメラ | |
| JPH07264627A (ja) | 映像信号処理回路 | |
| JPH0310575A (ja) | 記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |