JPH077761B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH077761B2 JPH077761B2 JP23876385A JP23876385A JPH077761B2 JP H077761 B2 JPH077761 B2 JP H077761B2 JP 23876385 A JP23876385 A JP 23876385A JP 23876385 A JP23876385 A JP 23876385A JP H077761 B2 JPH077761 B2 JP H077761B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- power supply
- layer wiring
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 66
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路装置に関し、特に多層配線の配線構
造に関する。
造に関する。
従来、超高速で規模の大きい、例えばECLの5Kゲート〜1
0Kゲート級の論理集積回路装置では、チップの消費電力
は10Wを超えるものとなり、チップ上の電源供給配線抵
抗による電位降下は所望の雑音余裕を確保する上で無視
できないものとなっている。このためには、電源を供給
する配線の線巾を太くし、また同配線のメタル膜厚を厚
くする等して配線抵抗を所望値以下に低減することが必
要である。このため、例えば第２図のゲートアレーでの
レイアウト図に示すように第２層配線の一部と第１層配
線とを電源供給を除く回路接続に主に用い、残る第２層
配線の部分で電源配線を形成すると共にこの電源供給配
線上にのみ、層間膜の開孔を通じて相互に接続された第
３層配線を形成し、第２層と第３層配線とを並列化する
ことにより配線抵抗を低減させる方法が用いられてい
る。この方法によれば第３層配線３は電源配線としての
み用いられ、また、第２層配線の一部も電源配線として
用いるため、信号配線として用いる第１層配線および第
２層配線の一部と交叉する部分が多くなっている。
0Kゲート級の論理集積回路装置では、チップの消費電力
は10Wを超えるものとなり、チップ上の電源供給配線抵
抗による電位降下は所望の雑音余裕を確保する上で無視
できないものとなっている。このためには、電源を供給
する配線の線巾を太くし、また同配線のメタル膜厚を厚
くする等して配線抵抗を所望値以下に低減することが必
要である。このため、例えば第２図のゲートアレーでの
レイアウト図に示すように第２層配線の一部と第１層配
線とを電源供給を除く回路接続に主に用い、残る第２層
配線の部分で電源配線を形成すると共にこの電源供給配
線上にのみ、層間膜の開孔を通じて相互に接続された第
３層配線を形成し、第２層と第３層配線とを並列化する
ことにより配線抵抗を低減させる方法が用いられてい
る。この方法によれば第３層配線３は電源配線としての
み用いられ、また、第２層配線の一部も電源配線として
用いるため、信号配線として用いる第１層配線および第
２層配線の一部と交叉する部分が多くなっている。
ここで、超高速で大規模な集積回路装置では、例えばイ
ンバータ等の基本回路の動作速度は数十psecと非常に拘
束であるが、チップが大きいために配線長が長くなる確
率が高く、それら長い配線の持つ寄生容量によって配線
負荷を含めた動作速度は上記の値に比べてかなり遅くな
り、チップ全体レベルで見た時の動作速度に占める配線
負荷成分による遅延増分を無視することができない。そ
して、かかる遅延増分を低減するには信号配線の寄生容
量を低減することが必要である。
ンバータ等の基本回路の動作速度は数十psecと非常に拘
束であるが、チップが大きいために配線長が長くなる確
率が高く、それら長い配線の持つ寄生容量によって配線
負荷を含めた動作速度は上記の値に比べてかなり遅くな
り、チップ全体レベルで見た時の動作速度に占める配線
負荷成分による遅延増分を無視することができない。そ
して、かかる遅延増分を低減するには信号配線の寄生容
量を低減することが必要である。
しかしながら、上述した従来の集積回路装置では電源配
線の抵抗低減のために電源配線は巾広く形成することが
必要であり、（例えば前述した第２層、第３層配線並列
化の方法を用いても、消費電力の大きいチップでは電源
配線が被う面域が全体の35〜55％にもなる。）このため
に電源配線と交叉する信号配線の寄生容量はますます大
きいものとなってしまい、信号配線の寄生容量低減化と
相容れないという欠点がある。
線の抵抗低減のために電源配線は巾広く形成することが
必要であり、（例えば前述した第２層、第３層配線並列
化の方法を用いても、消費電力の大きいチップでは電源
配線が被う面域が全体の35〜55％にもなる。）このため
に電源配線と交叉する信号配線の寄生容量はますます大
きいものとなってしまい、信号配線の寄生容量低減化と
相容れないという欠点がある。
本発明は、以上に述べた欠点を解消し、電源配線抵抗を
所望値以下におさえつつ、それと信号配線との間に寄生
する容量を低減するための配線構造を改良するものであ
る。
所望値以下におさえつつ、それと信号配線との間に寄生
する容量を低減するための配線構造を改良するものであ
る。
すなわち、本発明によれば、チップ主面より上面に向っ
て第１層、第２層・・・・第ｎ層からなる多層線構造を
有し、前記第ｎ層配線を主たる電源供給用配線として用
いるとともに、前記第ｎ層配線と当該配線よりも一層下
の第ｎ−１層配線の一部とを、これらの間の層間絶縁膜
に形成した開孔を介して相互に接続した電源供給用配線
を有する集積回路装置に於いて、前記電源供給用配線の
うち、前記第ｎ層配線よりも２層下の第ｎ−２層配線を
用いた配線チャンネルと交叉する部分は前記第ｎ層配線
のみを用いる構成にする。
て第１層、第２層・・・・第ｎ層からなる多層線構造を
有し、前記第ｎ層配線を主たる電源供給用配線として用
いるとともに、前記第ｎ層配線と当該配線よりも一層下
の第ｎ−１層配線の一部とを、これらの間の層間絶縁膜
に形成した開孔を介して相互に接続した電源供給用配線
を有する集積回路装置に於いて、前記電源供給用配線の
うち、前記第ｎ層配線よりも２層下の第ｎ−２層配線を
用いた配線チャンネルと交叉する部分は前記第ｎ層配線
のみを用いる構成にする。
以下、本発明について図面を参照して説明する。
第１図は、本発明をゲートアレーチップに適用した一実
施例のレイアウト図で、第１層配線チャンネル１−１を
通る第１層配線及び第２層配線チャンネル２−１を通る
第２層配線はゲートアレイ内部セル等に配置される機能
ブロック内の接続（第１図では省略されている）及び機
能ブロック間の接続に主に用いられ、第３層配線は電源
の供給専用に用いられている。一方、特に第２層電源配
線２−２は、第２層と第３層絶縁膜の開孔４を介して第
３層配線３と並列に接続されており、電源配置抵抗の低
減に寄与している一方、第一層配線チャンネル１−１上
の電源配線は第３層配線３のみによってなり、第２層配
線は存在しない。すなわち、機能ブロック間の接続に用
いられる信号配線である第１層配線と電源配線である第
３層配線とが交叉する領域に於ては、第１層配線と第３
層配線３との間に１層〜２層間絶縁膜と、２層〜３層間
絶縁膜が重なって存在するため、第１層配線と第３層配
線間の単位面積当りの寄生容量が低減される。一方、第
３層配線は、微細パタン形成が不要であり、メタル膜厚
を厚くすることができるので、部分的に第２層配線と並
列化されていなくてもそれに伴って所望値以下に配線抵
抗をおさえるために拡大しなければならない第３層配線
巾の大きさはほど大きくはなく、結果的に、第１層配線
と第３層配線間の寄生容量値は低減される。更に、かか
る方法によって生ずる１層〜２層間絶縁膜と２層〜３層
間絶縁膜が重なって存在する第３層配線と第１層配線と
の交叉部分７は、ピンホール等による配線層間ショート
の確率を低減し、歩留り向上にも寄与するものとなる。
施例のレイアウト図で、第１層配線チャンネル１−１を
通る第１層配線及び第２層配線チャンネル２−１を通る
第２層配線はゲートアレイ内部セル等に配置される機能
ブロック内の接続（第１図では省略されている）及び機
能ブロック間の接続に主に用いられ、第３層配線は電源
の供給専用に用いられている。一方、特に第２層電源配
線２−２は、第２層と第３層絶縁膜の開孔４を介して第
３層配線３と並列に接続されており、電源配置抵抗の低
減に寄与している一方、第一層配線チャンネル１−１上
の電源配線は第３層配線３のみによってなり、第２層配
線は存在しない。すなわち、機能ブロック間の接続に用
いられる信号配線である第１層配線と電源配線である第
３層配線とが交叉する領域に於ては、第１層配線と第３
層配線３との間に１層〜２層間絶縁膜と、２層〜３層間
絶縁膜が重なって存在するため、第１層配線と第３層配
線間の単位面積当りの寄生容量が低減される。一方、第
３層配線は、微細パタン形成が不要であり、メタル膜厚
を厚くすることができるので、部分的に第２層配線と並
列化されていなくてもそれに伴って所望値以下に配線抵
抗をおさえるために拡大しなければならない第３層配線
巾の大きさはほど大きくはなく、結果的に、第１層配線
と第３層配線間の寄生容量値は低減される。更に、かか
る方法によって生ずる１層〜２層間絶縁膜と２層〜３層
間絶縁膜が重なって存在する第３層配線と第１層配線と
の交叉部分７は、ピンホール等による配線層間ショート
の確率を低減し、歩留り向上にも寄与するものとなる。
以上に述べた如く、本発明によれば信号配線と電源配線
との交叉部分を少くし、また交叉部分における層間絶縁
膜を厚くすることにより、信号配線と電源配線との間に
生ずる寄生容量を低減する効果がある。特に超高速・大
規模集積回路装置に於てはその効果が多大である。更に
は、電源配線と信号配線間のピンホール等による配線層
間ショートの確率を低減することができ、歩留りの向上
も出来るという効果がある。
との交叉部分を少くし、また交叉部分における層間絶縁
膜を厚くすることにより、信号配線と電源配線との間に
生ずる寄生容量を低減する効果がある。特に超高速・大
規模集積回路装置に於てはその効果が多大である。更に
は、電源配線と信号配線間のピンホール等による配線層
間ショートの確率を低減することができ、歩留りの向上
も出来るという効果がある。
第１図は本発明をゲートアレーに適用した一実施例のレ
イアウト図、第２図は、従来例のゲートアレーのレイア
ウト図である。
イアウト図、第２図は、従来例のゲートアレーのレイア
ウト図である。
Claims (1)
- 【請求項１】チップ主面より上面に向って第１層、第２
層・・・第ｎ層からなる多層配線構造を有し、前記第ｎ
層配線を主たる電源供給用配線として用いるとともに、
前記第ｎ層配線と当該配線よりも一層下の第ｎ−１層配
線の一部とを、これらの間の層間絶縁膜に形成した開孔
を介して相互に接続した電源供給用配線を有する集積回
路装置に於いて、前記電源供給用配線のうち、前記第ｎ
層配線よりも２層下の第ｎ−２層配線を用いた配線チャ
ンネルと交叉する部分は前記第ｎ層配線のみによってな
ることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23876385A JPH077761B2 (ja) | 1985-10-24 | 1985-10-24 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23876385A JPH077761B2 (ja) | 1985-10-24 | 1985-10-24 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6298644A JPS6298644A (ja) | 1987-05-08 |
| JPH077761B2 true JPH077761B2 (ja) | 1995-01-30 |
Family
ID=17034899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23876385A Expired - Lifetime JPH077761B2 (ja) | 1985-10-24 | 1985-10-24 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077761B2 (ja) |
-
1985
- 1985-10-24 JP JP23876385A patent/JPH077761B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6298644A (ja) | 1987-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58182242A (ja) | 半導体集積回路装置 | |
| JPH077761B2 (ja) | 集積回路装置 | |
| US4746965A (en) | Integrated semiconductor circuit device | |
| JPH05299624A (ja) | 半導体集積回路装置 | |
| JPS60145641A (ja) | 半導体集積回路装置 | |
| JPS5895855A (ja) | 半導体集積回路装置の設計方法 | |
| JPS61283162A (ja) | 半導体記憶装置 | |
| JP3353397B2 (ja) | 半導体集積回路 | |
| JPS58219747A (ja) | マスタスライス型半導体装置 | |
| JPS58210636A (ja) | 半導体集積回路装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPH06232262A (ja) | 多層配線層を用いた集積回路 | |
| JP2964765B2 (ja) | 多層配線層を用いた半導体集積回路 | |
| JPH11261041A (ja) | 半導体集積回路装置およびその自動配線設計方法 | |
| JP2508214B2 (ja) | マスタスライス方式半導体集積回路装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JP3106489B2 (ja) | 半導体集積回路 | |
| JP2652948B2 (ja) | 半導体集積回路 | |
| JP3386004B2 (ja) | 半導体集積回路装置 | |
| JPH05166932A (ja) | 半導体集積回路装置 | |
| JPH0669339A (ja) | 半導体装置 | |
| JPS62118540A (ja) | 半導体集積回路 | |
| JPH10223869A (ja) | 半導体集積回路 | |
| JPS6110253A (ja) | 半導体集積回路 | |
| JPS62115740A (ja) | 集積回路装置 |