JPH0786790B2 - カウンタ値の読出方式 - Google Patents
カウンタ値の読出方式Info
- Publication number
- JPH0786790B2 JPH0786790B2 JP1213469A JP21346989A JPH0786790B2 JP H0786790 B2 JPH0786790 B2 JP H0786790B2 JP 1213469 A JP1213469 A JP 1213469A JP 21346989 A JP21346989 A JP 21346989A JP H0786790 B2 JPH0786790 B2 JP H0786790B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- byte
- reading
- data bus
- counter value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 ［概要］ データバスのバス幅より大きいカウンタ幅を有するカウ
ンタのカウンタ値の読出方式に関し、 プログラムのステップ量を減少し、処理速度を高めるこ
とができるカウンタ値の読出方式を提供することを目的
とし、 データバスのバス幅より大きいカウンタ幅を有するカウ
ンタから、カウンタ値を上位ビットと下位ビットに分割
して読み出して選択手段を介してデータバスに転送する
カウンタ値の読出方式において、前記下位ビットを読み
出すタイミングで上位ビットを保持する保持手段を設け
て、次のタイミングで前記保持手段に保持した上位ビッ
トを前記選択手段に転送するように構成した。
ンタのカウンタ値の読出方式に関し、 プログラムのステップ量を減少し、処理速度を高めるこ
とができるカウンタ値の読出方式を提供することを目的
とし、 データバスのバス幅より大きいカウンタ幅を有するカウ
ンタから、カウンタ値を上位ビットと下位ビットに分割
して読み出して選択手段を介してデータバスに転送する
カウンタ値の読出方式において、前記下位ビットを読み
出すタイミングで上位ビットを保持する保持手段を設け
て、次のタイミングで前記保持手段に保持した上位ビッ
トを前記選択手段に転送するように構成した。
［産業上の利用分野］ 本発明は、データバスのバス幅より大きいカウンタ幅を
有するカウンタのカウンタ値の読出方式に関する。
有するカウンタのカウンタ値の読出方式に関する。
データ処理装置においては種々のカウンタが使用されて
いるが、これらのカウンタの中には、例えばTOD（Time
of Day）時計のようにCPUの命令によりその値を正確に
読み出すことが必要なものがある。このようなカウンタ
において、そのカウンタ幅がCPUのデータバスのバス幅
より大きいものについては、データを分割して読み出
し、データバスに転送しなければならない。この場合、
カウンタ値の一部を転送中にカウンタは常に変化してい
るので、残りの部分を読み出すまでにカウンタ値が変化
する可能性がある。このために、ソフトウェアによりキ
ャリー補正を行なっているが、この場合にはプログラム
のステップ量が増加し、処理速度が低下してしまう。し
たがって、ステップ量を増加させることなく高速で分割
読出すカウンタ値を正しくデータバスに転送する読出方
式の開発が必要である。
いるが、これらのカウンタの中には、例えばTOD（Time
of Day）時計のようにCPUの命令によりその値を正確に
読み出すことが必要なものがある。このようなカウンタ
において、そのカウンタ幅がCPUのデータバスのバス幅
より大きいものについては、データを分割して読み出
し、データバスに転送しなければならない。この場合、
カウンタ値の一部を転送中にカウンタは常に変化してい
るので、残りの部分を読み出すまでにカウンタ値が変化
する可能性がある。このために、ソフトウェアによりキ
ャリー補正を行なっているが、この場合にはプログラム
のステップ量が増加し、処理速度が低下してしまう。し
たがって、ステップ量を増加させることなく高速で分割
読出すカウンタ値を正しくデータバスに転送する読出方
式の開発が必要である。
［従来の技術］ 従来のカウンタ値の読出方式としては、例えば第４図に
示すようなものがある。
示すようなものがある。
第４図において、１はカウンタ（例えばTOD時計）であ
り、このカウンタ１は、例えば下位４バイトおよび上位
１バイトの合計40ビットで構成されている。２はデータ
バスであり、このデータバス２のバス幅は32ビットであ
る。40ビットのカウンタ値を１回で32ビットのデータバ
ス２に転送することができない。したがって、下位４バ
イトと上位１バイトを分割してマルチプレクサ３に読み
出し、マルチプレクサ３によって選択されたデータをデ
ータバス２に転送するようにしている。
り、このカウンタ１は、例えば下位４バイトおよび上位
１バイトの合計40ビットで構成されている。２はデータ
バスであり、このデータバス２のバス幅は32ビットであ
る。40ビットのカウンタ値を１回で32ビットのデータバ
ス２に転送することができない。したがって、下位４バ
イトと上位１バイトを分割してマルチプレクサ３に読み
出し、マルチプレクサ３によって選択されたデータをデ
ータバス２に転送するようにしている。
カウンタ１から、まず、下位バイト（08〜39）を読み出
し、次に上位１バイト（00〜07）を読み出す。この場
合、上位１バイトの値は、下位４バイトを読み出してか
ら上位１バイトを読み出す間にキャリーが発生して上位
１バイトに伝わり、上位１バイトとして読み出された値
にキャリーを加算した値となってしまう可能性があるた
め、上位、下位をそれぞれ２回読み出して、値を補正す
る必要がある。
し、次に上位１バイト（00〜07）を読み出す。この場
合、上位１バイトの値は、下位４バイトを読み出してか
ら上位１バイトを読み出す間にキャリーが発生して上位
１バイトに伝わり、上位１バイトとして読み出された値
にキャリーを加算した値となってしまう可能性があるた
め、上位、下位をそれぞれ２回読み出して、値を補正す
る必要がある。
具体的にはプログラムにより次のようなキャリー補正を
行なう。
行なう。
・１回目は読み出してくる下位４バイトをａとし、上位
１バイトをＡとする。
１バイトをＡとする。
・２回目に読み出してくる下位４バイトをｂとし、上位
１バイトをＢとする。
１バイトをＢとする。
下位４バイトａのMSB（最上位ビット）が“1"の時であ
って、下位４バイトのｂのMSB（最上位ビット）が“0"
の時について説明すると、下位４バイトａと下位４バイ
トｂのところでMSBが変化したということは、下位４バ
イトａを読み出してから下位４バイトｂを読み出すまで
の間にキャリーの伝搬があったと考えられる。
って、下位４バイトのｂのMSB（最上位ビット）が“0"
の時について説明すると、下位４バイトａと下位４バイ
トｂのところでMSBが変化したということは、下位４バ
イトａを読み出してから下位４バイトｂを読み出すまで
の間にキャリーの伝搬があったと考えられる。
ここで、上位１バイトＡ＝上位１バイトＢとなっていれ
ば、Ａを読み出す前にキャリーが伝搬したことになるた
め、キャリーの補正が必要である。このとき実際の上位
１バイトＡの値はＡ−１である。
ば、Ａを読み出す前にキャリーが伝搬したことになるた
め、キャリーの補正が必要である。このとき実際の上位
１バイトＡの値はＡ−１である。
一方、上位１バイトＢ＝上位１バイトＡ＋１となってい
れば、Ａを読み出してからキャリーが伝搬したことにな
るため、キャリーの補正は不要である。上位１バイトＡ
と下位４バイトｂの間で、キャリーの伝搬があったと考
えられ、このときの実際の上位１バイトＡの値はＡとな
る。
れば、Ａを読み出してからキャリーが伝搬したことにな
るため、キャリーの補正は不要である。上位１バイトＡ
と下位４バイトｂの間で、キャリーの伝搬があったと考
えられ、このときの実際の上位１バイトＡの値はＡとな
る。
このようなキャリーの補正はハードで行なうと、大幅に
ハードウェア量が増加するため、ソフトウェア（プログ
ラム）で行なわれている。
ハードウェア量が増加するため、ソフトウェア（プログ
ラム）で行なわれている。
［発明が解決しようとする課題］ しかしながら、このような従来のカウンタ値の読出方式
にあっては、キャリーの補正をプログラムで行なうよう
になっていたため、プログラムのステップ量が増加し、
また、処理速度も低下するという問題点があった。
にあっては、キャリーの補正をプログラムで行なうよう
になっていたため、プログラムのステップ量が増加し、
また、処理速度も低下するという問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、プログラムのステップ量を削減し、処理速
度を高めることができるカウンタ値の読出方式を提供す
ることを目的としている。
のであって、プログラムのステップ量を削減し、処理速
度を高めることができるカウンタ値の読出方式を提供す
ることを目的としている。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。
第１図において、14はデータバス、11はデータバス14の
バス幅より大きいカウンタ幅を有するカウンタ、16はカ
ウンタ11から上位ビット12と下位ビット13に分割して読
み出したカウンタ値をデータバス16に選択して転送する
選択手段、15は前記下位ビット13を読み出すタイミング
で上位ビット12を保持する保持手段である。
バス幅より大きいカウンタ幅を有するカウンタ、16はカ
ウンタ11から上位ビット12と下位ビット13に分割して読
み出したカウンタ値をデータバス16に選択して転送する
選択手段、15は前記下位ビット13を読み出すタイミング
で上位ビット12を保持する保持手段である。
［作用］ データバスのバス幅より大きいカウンタ幅を有するカウ
ンタでは１回ではカウンタ値をデータバスに転送するこ
とができないので、下位バイトを転送して上位バイトを
転送するが、この場合、下位バイトを選択手段に読み出
すタイミングで上位バイトを保持手段にラッチする。
ンタでは１回ではカウンタ値をデータバスに転送するこ
とができないので、下位バイトを転送して上位バイトを
転送するが、この場合、下位バイトを選択手段に読み出
すタイミングで上位バイトを保持手段にラッチする。
すなわち、下位バイトを転送している間にもカウンタは
常に変化し、上位バイトを転送しようとしたとき、上位
バイトのデータが変っている可能性があるので、下位バ
イトを転送すると同時に上位バイトをラッチし、次の下
位バイトを転送するとき、保持手段から上位バイトを選
択手段に転送する。したがって、データの変らない値が
選択手段に転送され、選択手段からデータバスに転送さ
れる。
常に変化し、上位バイトを転送しようとしたとき、上位
バイトのデータが変っている可能性があるので、下位バ
イトを転送すると同時に上位バイトをラッチし、次の下
位バイトを転送するとき、保持手段から上位バイトを選
択手段に転送する。したがって、データの変らない値が
選択手段に転送され、選択手段からデータバスに転送さ
れる。
このように、プログラムによりキャリー補正を行なう必
要がなくなるので、プログラムのステップ量を大幅に削
減することができ、また、処理速度を大幅に高めること
ができる。
要がなくなるので、プログラムのステップ量を大幅に削
減することができ、また、処理速度を大幅に高めること
ができる。
［実施例］ 以下、本発明の実施例を図面に基づいて説明する。
第２図および第３図は本発明の一実施例を示す図であ
る。
る。
第２図において、11は例えばTOD（Time of Day）時計を
構成するカウンタであり、このカウンタ11は、40ビット
で構成されている。40ビットのうちの（00〜07）が上位
１バイト12を（08〜15）、（16〜23）、（24〜31）、
（32〜39）が下位４バイト13を構成している。なお、カ
ウンタ11はクロックが入るごとに１が加算される。14は
カウンタ11のカウンタ値が転送されるデータバスであ
り、このデータバス14のバス幅は32ビットで構成されて
いる。
構成するカウンタであり、このカウンタ11は、40ビット
で構成されている。40ビットのうちの（00〜07）が上位
１バイト12を（08〜15）、（16〜23）、（24〜31）、
（32〜39）が下位４バイト13を構成している。なお、カ
ウンタ11はクロックが入るごとに１が加算される。14は
カウンタ11のカウンタ値が転送されるデータバスであ
り、このデータバス14のバス幅は32ビットで構成されて
いる。
32ビットは（00〜07）、（08〜15）、（16〜23）および
（24〜31）の４バイトよりなる。
（24〜31）の４バイトよりなる。
このように、カウンタ11のカウンタ幅がデータバス14の
バス幅より大きいため、カウンタ値を下位４バイト13お
よび上位１バイト12に分割して転送するようになってい
る。
バス幅より大きいため、カウンタ値を下位４バイト13お
よび上位１バイト12に分割して転送するようになってい
る。
15は保持手段としてのラッチ回路であり、このラッチ回
路15は上位１バイト12をラッチする。すなわち、下位４
バイト13を読み出しするときに同時に上位１バイト12を
ラッチする。15Aは下位４バイト13を読み出すタイミン
グ信号とクロックが入力するアンド回路であり、下位４
バイト13を読み出すタイミングでクロックを有効とし、
そのクロックでラッチ回路15は上位１バイト12を取り込
む。
路15は上位１バイト12をラッチする。すなわち、下位４
バイト13を読み出しするときに同時に上位１バイト12を
ラッチする。15Aは下位４バイト13を読み出すタイミン
グ信号とクロックが入力するアンド回路であり、下位４
バイト13を読み出すタイミングでクロックを有効とし、
そのクロックでラッチ回路15は上位１バイト12を取り込
む。
16は選択手段としてのマルチプレクサであり、マルチプ
レクサ16には下位３バイト13が取り込まれる次のサイク
ルでラッチ回路15から上位１バイト12が取り込まれる。
マルチプレクサ16は必要なデータを選択してデータバス
14に転送する。
レクサ16には下位３バイト13が取り込まれる次のサイク
ルでラッチ回路15から上位１バイト12が取り込まれる。
マルチプレクサ16は必要なデータを選択してデータバス
14に転送する。
次に、動作を説明する。
第３図は動作を説明するためのタイムチャートを示す。
第３図において、Ａはデータを、Ａ＋１・・・Ａ＋４は
Ａというデータにクロックの入力で１がそれぞれ加算さ
れた各データを、ALはＡというデータの下位４バイト
を、AHはＡというデータの上位１バイトを、それぞれ示
す。
Ａというデータにクロックの入力で１がそれぞれ加算さ
れた各データを、ALはＡというデータの下位４バイト
を、AHはＡというデータの上位１バイトを、それぞれ示
す。
また、TODはカウンタ11を、TODLはカウンタ11の下位４
バイトを、TODHはカウンタ11の上位１バイトを、NDBはA
LおよびAHが格納された状態を、それぞれ示す。
バイトを、TODHはカウンタ11の上位１バイトを、NDBはA
LおよびAHが格納された状態を、それぞれ示す。
カウンタ11のデータＡはクロックが入るごとに１づつ加
算され、Ａ＋1,A＋2,A＋3,A＋４・・・と変化する。下
位４バイト13をデータバス14に転送した後も常にカウン
タ11は変化しているので、残る上位１バイト12をデータ
バス14に転送するまでカウンタ値が変化する可能性があ
る。
算され、Ａ＋1,A＋2,A＋3,A＋４・・・と変化する。下
位４バイト13をデータバス14に転送した後も常にカウン
タ11は変化しているので、残る上位１バイト12をデータ
バス14に転送するまでカウンタ値が変化する可能性があ
る。
したがって、下位バイト13をマルチプレクサ16に読み出
すタイミングで、上位１バイト12をラッチ回路15にラッ
チする。そして、次のタイミングでラッチ回路15でラッ
チした上位１バイト12をマルチプレクサ16に転送する。
このように残りの上位１バイト12をラッチ回路15にラッ
チすることにより、カウンタ11が変化し、カウンタ値が
次の値になっても、変化していない上位１バイト13の値
がマルチプレクサ16に転送される。マルチプレクサ16は
必要なデータを選択してデータバス14に転送する。
すタイミングで、上位１バイト12をラッチ回路15にラッ
チする。そして、次のタイミングでラッチ回路15でラッ
チした上位１バイト12をマルチプレクサ16に転送する。
このように残りの上位１バイト12をラッチ回路15にラッ
チすることにより、カウンタ11が変化し、カウンタ値が
次の値になっても、変化していない上位１バイト13の値
がマルチプレクサ16に転送される。マルチプレクサ16は
必要なデータを選択してデータバス14に転送する。
このように、ラッチ回路15を追加するだけで、プログラ
ムによるキャリー補正を行なう必要がなく、正しいカウ
ンタ値をデータバス16に転送することができる。したが
って、プログラムのステップ量を大幅に削減することが
でき、また、処理速度も大幅に高めることができる。
ムによるキャリー補正を行なう必要がなく、正しいカウ
ンタ値をデータバス16に転送することができる。したが
って、プログラムのステップ量を大幅に削減することが
でき、また、処理速度も大幅に高めることができる。
［発明の効果］ 以上説明してきたように、本発明によれば、カウンタの
上位バイトを、下位バイトを読み出すタイミングでラッ
チ回路にラッチしてからデータバスに転送するようにし
たため、プログラムによるキャリー補正を行なう必要が
なく、プログラムのステップ量を大幅に削減することが
でき、また処理速度を大幅に高めることができる。
上位バイトを、下位バイトを読み出すタイミングでラッ
チ回路にラッチしてからデータバスに転送するようにし
たため、プログラムによるキャリー補正を行なう必要が
なく、プログラムのステップ量を大幅に削減することが
でき、また処理速度を大幅に高めることができる。
第１図は本発明の原理説明図、 第２図は本発明の一実施例を示す図、 第３図はタイムチャート、 第４図は従来例を示す図である。 図中、 11……カウンタ、 12……上位１バイト、 13……下位４バイト、 14……データバス、 15……ラッチ回路（保持手段）、 15A……アンド回路、 16……マルチプレクサ（選択手段）。
Claims (1)
- 【請求項１】データバス（14）のバス幅より大きいカウ
ンタ幅を有するカウンタ（11）から、カウンタ値を上位
ビット（12）と下位ビット（13）に分割して読み出して
選択手段（16）を介して前記データバス（14）に転送す
るカウンタ値の読出方式において、 前記下位ビット（13）を読み出すタイミングで上位ビッ
ト（12）を保持する保持手段（15）を設けて、次のタイ
ミングで前記保持手段（15）に保持した上位ビット（1
2）を前記選択手段（16）に転送するようにしたことを
特徴とするカウンタ値の読出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213469A JPH0786790B2 (ja) | 1989-08-18 | 1989-08-18 | カウンタ値の読出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213469A JPH0786790B2 (ja) | 1989-08-18 | 1989-08-18 | カウンタ値の読出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0375909A JPH0375909A (ja) | 1991-03-29 |
| JPH0786790B2 true JPH0786790B2 (ja) | 1995-09-20 |
Family
ID=16639720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213469A Expired - Fee Related JPH0786790B2 (ja) | 1989-08-18 | 1989-08-18 | カウンタ値の読出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786790B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07295806A (ja) * | 1994-04-27 | 1995-11-10 | Kofu Nippon Denki Kk | タイマリード制御装置 |
-
1989
- 1989-08-18 JP JP1213469A patent/JPH0786790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0375909A (ja) | 1991-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088180B2 (ja) | シリアル入力インタフェース回路 | |
| DE69233412T2 (de) | Vorrichtung und Rechnerprogrammprodukt zur Ausführung von Verzweigungsbefehlen | |
| US5410721A (en) | System and method for incrementing a program counter | |
| US6775789B2 (en) | Method, system and program products for generating sequence values that are unique across operating system images | |
| EP0579375B1 (en) | Difference flag circuit with offset counter | |
| JPH0786790B2 (ja) | カウンタ値の読出方式 | |
| US5357236A (en) | Parallelized difference flag logic | |
| JPH057738B2 (ja) | ||
| US6377650B1 (en) | Counter register monitor and update circuit for dual-clock system | |
| JP2530873B2 (ja) | 命令プリフェッチアドレスの更新回路 | |
| US5566322A (en) | Method and apparatus for performing read accesses from a counter which avoid large rollover error when multiple read access cycles are used | |
| JPH06197009A (ja) | 出力ラッチ機能付カウンタ | |
| JP2725419B2 (ja) | 計数回路 | |
| US6850561B1 (en) | Predictable updating of a baud divisor of an asynchronous serial port during data reception | |
| JPH07104851B2 (ja) | データ処理装置 | |
| JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
| JPH01137315A (ja) | タイマ回路 | |
| JP3443215B2 (ja) | シリアル入力及び出力装置 | |
| US20020147935A1 (en) | Timer circuit | |
| JPS63251825A (ja) | 実時間タイマ制御方式 | |
| JP2845768B2 (ja) | 時刻情報同期化装置 | |
| JP3451691B2 (ja) | シリアルデータ送信回路 | |
| JPS6284366A (ja) | マイクロコンピユ−タ | |
| JP2994906B2 (ja) | データ受信回路 | |
| JPH0720142B2 (ja) | シリアルインタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |