JPH0787305B2 - 帰還型増幅器 - Google Patents
帰還型増幅器Info
- Publication number
- JPH0787305B2 JPH0787305B2 JP708589A JP708589A JPH0787305B2 JP H0787305 B2 JPH0787305 B2 JP H0787305B2 JP 708589 A JP708589 A JP 708589A JP 708589 A JP708589 A JP 708589A JP H0787305 B2 JPH0787305 B2 JP H0787305B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- output
- current
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は帰還型増幅器に関するものである。
従来の技術 第４図は従来の帰還型増幅器を示しており、トランジス
タ（Q1）のベースに与えられた入力信号はそのエミッタ
から抵抗（R1）を介して増幅トランジスタ（Q2）のエミ
ッタに供給されコレクタに現われる。この場合、電源電
圧ライン（１）と増幅トランジスタ（Q2）のコレクタ間
には負荷抵抗（R2）が接続され信号に応じてその両端電
圧が変化し、それによって出力が得られる訳であるが、
この出力点（ａ）の直流電位は温度等によって変動した
り、利得制御をかけた場合には、それによって変化した
りする。ICの場合、出力点（ａ）の直流電位はそのまま
次段へ伝送されるようになっているのが普通であるの
で、この出力点の直流電位変動は後段回路の動作を損な
うことになる。また入力信号がテレビのビデオ信号の場
合、例えばペデスタルレベルが変動すると種々の不具合
が生じる。これらのことから出力電位を一定周期ごとに
サンプリングして所定値にクランプするための帰還回路
（２）が付加されている。
タ（Q1）のベースに与えられた入力信号はそのエミッタ
から抵抗（R1）を介して増幅トランジスタ（Q2）のエミ
ッタに供給されコレクタに現われる。この場合、電源電
圧ライン（１）と増幅トランジスタ（Q2）のコレクタ間
には負荷抵抗（R2）が接続され信号に応じてその両端電
圧が変化し、それによって出力が得られる訳であるが、
この出力点（ａ）の直流電位は温度等によって変動した
り、利得制御をかけた場合には、それによって変化した
りする。ICの場合、出力点（ａ）の直流電位はそのまま
次段へ伝送されるようになっているのが普通であるの
で、この出力点の直流電位変動は後段回路の動作を損な
うことになる。また入力信号がテレビのビデオ信号の場
合、例えばペデスタルレベルが変動すると種々の不具合
が生じる。これらのことから出力電位を一定周期ごとに
サンプリングして所定値にクランプするための帰還回路
（２）が付加されている。
即ち、従来例では出力電位をPNPトランジスタ（Q3）の
ベースに受け、この電位を差動接続されたPNPトランジ
スタ（Q4）のベースに与えられている基準電位とサンプ
リング期間に比較し、その差電圧をトランジスタ（Q5）
のコレクタから取り出してコンデンサ（C1）にホールド
して直流化し該コンデンサ（C1）の出力を増幅トランジ
スタ（Q2）のベースに帰還するという構成を採ってい
る。サンプリングパルス（SP）はトランジスタ（Q7）を
介してトランジスタ（Q3）（Q4）のエミッタに印加あれ
る。前記基準電位は電源電圧ライン（１）から抵抗
（R3）（R4）による分圧で得ている。また、トランジス
タ（Q5）と、ダイオード構成のトランジスタ（Q6）はカ
レントミラー回路を構成している。（２）（３）（４）
は定電流源である。
ベースに受け、この電位を差動接続されたPNPトランジ
スタ（Q4）のベースに与えられている基準電位とサンプ
リング期間に比較し、その差電圧をトランジスタ（Q5）
のコレクタから取り出してコンデンサ（C1）にホールド
して直流化し該コンデンサ（C1）の出力を増幅トランジ
スタ（Q2）のベースに帰還するという構成を採ってい
る。サンプリングパルス（SP）はトランジスタ（Q7）を
介してトランジスタ（Q3）（Q4）のエミッタに印加あれ
る。前記基準電位は電源電圧ライン（１）から抵抗
（R3）（R4）による分圧で得ている。また、トランジス
タ（Q5）と、ダイオード構成のトランジスタ（Q6）はカ
レントミラー回路を構成している。（２）（３）（４）
は定電流源である。
発明が解決しようとする課題 上記の回路において、コンデンサは１μＦ〜10μｆの容
量値をもつ電解コンデンサが使用されていたが、このコ
ンデンサ（C1）を小容量で実現しようとする要求が高ま
ってきた。それは0.01μＦ以下に抑えればチップコンデ
ンサで対応できるからであり、更に小さくすればIC内に
形成することも可能になってくるからである。
量値をもつ電解コンデンサが使用されていたが、このコ
ンデンサ（C1）を小容量で実現しようとする要求が高ま
ってきた。それは0.01μＦ以下に抑えればチップコンデ
ンサで対応できるからであり、更に小さくすればIC内に
形成することも可能になってくるからである。
しかしながら、従来の回路では、コンデンサ（C1）の容
量値を小さくすると、回路が不安定になり、発振が生じ
易くなるという問題がある。即ち、第４図においてサン
プリングパルス（SP）の期間はトランジスタ（Q7）がOF
Fでトランジスタ（Q3）（Q4）及びトランジスタ（Q6）
（Q5）がONになり、トランジスタ（Q3）と（Q4）のベー
ス電位の差に比例した電流がコンデンサ（C1）に充電さ
れる訳であるが、そのときトランジスタ（Q3）と（Q4）
のコレクタから２系統にわたって同時に電流が流れ出す
が、そのうちトランジスタ（Q3）のコレクタからの電流
はトランジスタ（Q6）をONしてから、トランジスタ
（Q5）をONし、トランジスタ（Q5）のコレクタに出力さ
れるため、トランジスタ（Q4）のコレクタから流れる電
流に比し遅れることになる。
量値を小さくすると、回路が不安定になり、発振が生じ
易くなるという問題がある。即ち、第４図においてサン
プリングパルス（SP）の期間はトランジスタ（Q7）がOF
Fでトランジスタ（Q3）（Q4）及びトランジスタ（Q6）
（Q5）がONになり、トランジスタ（Q3）と（Q4）のベー
ス電位の差に比例した電流がコンデンサ（C1）に充電さ
れる訳であるが、そのときトランジスタ（Q3）と（Q4）
のコレクタから２系統にわたって同時に電流が流れ出す
が、そのうちトランジスタ（Q3）のコレクタからの電流
はトランジスタ（Q6）をONしてから、トランジスタ
（Q5）をONし、トランジスタ（Q5）のコレクタに出力さ
れるため、トランジスタ（Q4）のコレクタから流れる電
流に比し遅れることになる。
第５図はこの様子を示しており同図（ａ）に示すトラン
ジスタ（Q4）のコレクタ電流（iC4）に比し同図（ｂ）
に示すトランジスタ（Q5）のコレクタ電流（iC5）な流
れ始めも、流れ終りも遅れることになる。その結果、第
６図に示すようなスパイク状の電流がコンデンサ（C1）
に流れ込むことになる。このスパイク状電流はコンデン
サ（C1）の容量値が小さい場合には吸収されず、増幅ト
ランジスタ（Q2）のベースに印加されて出力にノイズと
して生じてしまうことになる。よって、従来の回路でコ
ンデンサ（C1）の容量値を小さくすることができず、小
さくすると回路動作上の不具合が生じてしまうのであ
る。
ジスタ（Q4）のコレクタ電流（iC4）に比し同図（ｂ）
に示すトランジスタ（Q5）のコレクタ電流（iC5）な流
れ始めも、流れ終りも遅れることになる。その結果、第
６図に示すようなスパイク状の電流がコンデンサ（C1）
に流れ込むことになる。このスパイク状電流はコンデン
サ（C1）の容量値が小さい場合には吸収されず、増幅ト
ランジスタ（Q2）のベースに印加されて出力にノイズと
して生じてしまうことになる。よって、従来の回路でコ
ンデンサ（C1）の容量値を小さくすることができず、小
さくすると回路動作上の不具合が生じてしまうのであ
る。
本発明はこのような点に鑑みなされたものであって、動
作上の不具合を生じることなしにコンデンサの容量値を
小さくすることができるようにした新規な帰還型増幅器
を提供することを目的とする。
作上の不具合を生じることなしにコンデンサの容量値を
小さくすることができるようにした新規な帰還型増幅器
を提供することを目的とする。
課題を解決するための手段 上記の目的を達成するため本発明では、増幅トランジス
タの出力をサンプリングすると共にそのサンプリング期
間に基準電位と比較し、その差電圧をコンデンサでホー
ルドし該コンデンタの出力を前記増幅トランジスタの制
御電極に与える帰還型増幅器において、前記比較の出力
を与える第１トランジスタと該第１トランジスタとは逆
導電型の第２トランジスタとをカスケード接続しその接
続点を前記コンデンサに接続すると共に、該第1,第２ト
ランジスタを互いに反対位相のサンプリングパルスで同
時に動作させる構成となっている。
タの出力をサンプリングすると共にそのサンプリング期
間に基準電位と比較し、その差電圧をコンデンサでホー
ルドし該コンデンタの出力を前記増幅トランジスタの制
御電極に与える帰還型増幅器において、前記比較の出力
を与える第１トランジスタと該第１トランジスタとは逆
導電型の第２トランジスタとをカスケード接続しその接
続点を前記コンデンサに接続すると共に、該第1,第２ト
ランジスタを互いに反対位相のサンプリングパルスで同
時に動作させる構成となっている。
また本発明ではより一層コンデンサの容量を小さくする
ために、増幅トランジスタの出力をサンプリングすると
共にそのサンプリング期間に基準電位と比較し、その差
電圧をコンデンサでホールドし該コンデンサの出力を前
記増幅トランジスタの制御電極に与える帰還型増幅器に
おいて、前記比較の出力を与える第１トランジスタのベ
ースと該第１トランジスタとは逆導電型の第２トランジ
スタのベースとを前記コンデンサに接続すると共に該第
1,第２トランジスタを互いに反対位相のサンプリングパ
ルスで同時に動作させる構成とする。
ために、増幅トランジスタの出力をサンプリングすると
共にそのサンプリング期間に基準電位と比較し、その差
電圧をコンデンサでホールドし該コンデンサの出力を前
記増幅トランジスタの制御電極に与える帰還型増幅器に
おいて、前記比較の出力を与える第１トランジスタのベ
ースと該第１トランジスタとは逆導電型の第２トランジ
スタのベースとを前記コンデンサに接続すると共に該第
1,第２トランジスタを互いに反対位相のサンプリングパ
ルスで同時に動作させる構成とする。
作 用 このような構成によると、サンプリングに従ってコンデ
ンサに流れ込む電流を与える第１トランジスタと、コン
デンサから電流を流出させる第２トランジスタが同時に
ONしたり、OFFしたりするので、コンデンサに流れ込む
電流と流出する電流との時間的なずれがなく、従って不
所望なスパイク状ノイズは生じない。よって、コンデン
サの容量を小さくしても動作上の不都合は生じない。
ンサに流れ込む電流を与える第１トランジスタと、コン
デンサから電流を流出させる第２トランジスタが同時に
ONしたり、OFFしたりするので、コンデンサに流れ込む
電流と流出する電流との時間的なずれがなく、従って不
所望なスパイク状ノイズは生じない。よって、コンデン
サの容量を小さくしても動作上の不都合は生じない。
その場合、第1,第２トランジスタのベースをコンデンサ
に接続すると、コンデンサに流れ込む電流と流出する電
流はそれぞれ第1,第２トランジスタのベース電流とな
り、微少であるため一層コンデンサの容量値を小さくで
きる。
に接続すると、コンデンサに流れ込む電流と流出する電
流はそれぞれ第1,第２トランジスタのベース電流とな
り、微少であるため一層コンデンサの容量値を小さくで
きる。
実施例 以下、図面に従って本発明の実施例を説明する。第１図
に示す実施例において、第４図の従来例と同一部分には
同一の符号を付して重複説明を省略する。本実施例では
増幅トランジスタ（Q2）の出力を受けるPNPトランジス
タ（Q3）のコレクタは接地してあり、該トランジスタ
（Q3）と差動接続をなすトランジスタ（Q4）に対しカス
ケード接続された逆導電型（この場合NPN型）のトラン
ジスタ（Q5）を流れる電流は、電源電圧ライン（１）と
接地点間に接続された抵抗（R7），ダイオード構成のト
ランジスタ（Q8），抵抗（R8）と、トランジスタ（Q5）
及びそのエミッタ側に挿入された抵抗（R5）とから成る
カレントミラー回路で設定される。
に示す実施例において、第４図の従来例と同一部分には
同一の符号を付して重複説明を省略する。本実施例では
増幅トランジスタ（Q2）の出力を受けるPNPトランジス
タ（Q3）のコレクタは接地してあり、該トランジスタ
（Q3）と差動接続をなすトランジスタ（Q4）に対しカス
ケード接続された逆導電型（この場合NPN型）のトラン
ジスタ（Q5）を流れる電流は、電源電圧ライン（１）と
接地点間に接続された抵抗（R7），ダイオード構成のト
ランジスタ（Q8），抵抗（R8）と、トランジスタ（Q5）
及びそのエミッタ側に挿入された抵抗（R5）とから成る
カレントミラー回路で設定される。
そして、その設定はトランジスタ（Q5）のコレクタ電流
が、出力点（ａ）の電位と基準電位（V1）が同一のとき
トランジスタ（Q4）のコレクタに流れる電流と同一にな
るように行われる。また、本実施例ではサンプリングパ
ルス（SP）をトランジスタ（Q7）のエミッタからトラン
ジスタ（Q3）（Q4）のエミッタに与えるだけでなく、ト
ランジスタ（Q5）のエミッタにも同時に与えられるよう
にしている。この場合、トランジスタ（Q7）のベースに
正極性で与えられるサンプリングパルス（SP）はトラン
ジスタ（Q3）（Q4）のエミッタには正極性で、またトラ
ンジスタ（Q5）のエミッタには負極性で与えられること
になる。
が、出力点（ａ）の電位と基準電位（V1）が同一のとき
トランジスタ（Q4）のコレクタに流れる電流と同一にな
るように行われる。また、本実施例ではサンプリングパ
ルス（SP）をトランジスタ（Q7）のエミッタからトラン
ジスタ（Q3）（Q4）のエミッタに与えるだけでなく、ト
ランジスタ（Q5）のエミッタにも同時に与えられるよう
にしている。この場合、トランジスタ（Q7）のベースに
正極性で与えられるサンプリングパルス（SP）はトラン
ジスタ（Q3）（Q4）のエミッタには正極性で、またトラ
ンジスタ（Q5）のエミッタには負極性で与えられること
になる。
コンデンサ（C1）の出力はトランジスタ（Q9）（Q10）
を介して与えることにより放電時定数を長くしている。
これはコンデンサ（C1）の容量値を小さくすることに対
する対策であって非サンプリング時の放電時定数を小さ
くするためである。尚、トランジスタ（Q7）のベース幅
は小サイズに設計される。トランジスタ（Q10）のコレ
クタは定電流源（５）に接続されると共に増幅トランジ
スタ（Q2）のベースに接続される。
を介して与えることにより放電時定数を長くしている。
これはコンデンサ（C1）の容量値を小さくすることに対
する対策であって非サンプリング時の放電時定数を小さ
くするためである。尚、トランジスタ（Q7）のベース幅
は小サイズに設計される。トランジスタ（Q10）のコレ
クタは定電流源（５）に接続されると共に増幅トランジ
スタ（Q2）のベースに接続される。
次に動作を説明する。入力信号としてビデオ信号が入力
された場合を考える。サンプリングパルス（SP）はその
ビデオ信号の水平帰線期間の例えばペデスタルレベル部
分に対応したパルスであるとする。このサンプリングパ
ルス（SP）がトランジスタ（Q7）のベースに与えられる
と、トランジスタ（Q4）のエミッタには同極性で、一方
トランジスタ（Q5）のエミッタには負極性でサンプリン
グパルス（SP）が印加される。従って、トランジスタ
（Q4）とトランジスタ（Q5）は同時にONになる。勿論、
トランジスタ（Q4）と差動対を成すトランジスタ（Q3）
も同時にONとなる。その結果、出力点（ａ）の電位は基
準電位（V1）と比較され、その差に応じた電流iC4がト
ランジスタ（Q4）のコレクタに流れる。この電流iC4は
出力点（ａ）の電位が基準電位（V1）よりも低ければ少
なく，高ければ多く，同値であれば同一となる。一方、
トランジスタ（Q5）のコレクタに流れる電流iC5は一定
であるから、コンデンサ（C1）はサンプリング時に（i
C4−iC5）の電流によって充電又は放電されることにな
る。
された場合を考える。サンプリングパルス（SP）はその
ビデオ信号の水平帰線期間の例えばペデスタルレベル部
分に対応したパルスであるとする。このサンプリングパ
ルス（SP）がトランジスタ（Q7）のベースに与えられる
と、トランジスタ（Q4）のエミッタには同極性で、一方
トランジスタ（Q5）のエミッタには負極性でサンプリン
グパルス（SP）が印加される。従って、トランジスタ
（Q4）とトランジスタ（Q5）は同時にONになる。勿論、
トランジスタ（Q4）と差動対を成すトランジスタ（Q3）
も同時にONとなる。その結果、出力点（ａ）の電位は基
準電位（V1）と比較され、その差に応じた電流iC4がト
ランジスタ（Q4）のコレクタに流れる。この電流iC4は
出力点（ａ）の電位が基準電位（V1）よりも低ければ少
なく，高ければ多く，同値であれば同一となる。一方、
トランジスタ（Q5）のコレクタに流れる電流iC5は一定
であるから、コンデンサ（C1）はサンプリング時に（i
C4−iC5）の電流によって充電又は放電されることにな
る。
このコンデンサ（C1）の出力電圧はトランジスタ（Q9）
のベースに印加され、更にトランジスタ（Q10）のコレ
クタから増幅トランジスタ（Q2）のベースに与えられ
て、その出力点（ａ）の電位を基準電位と等しくなるよ
うに制御する。サンプリングパルス（SP）が終了した後
はトランジスタ（Q4）（Q5）はOFFになるが、コンデン
サ（C1）の出力による増幅トランジスタ（Q2）の制御は
継続して行われるので、ビデオ信号はペデスタルレベル
が所定値（基準電位V1）にクランプされた形で増幅され
ることになる。
のベースに印加され、更にトランジスタ（Q10）のコレ
クタから増幅トランジスタ（Q2）のベースに与えられ
て、その出力点（ａ）の電位を基準電位と等しくなるよ
うに制御する。サンプリングパルス（SP）が終了した後
はトランジスタ（Q4）（Q5）はOFFになるが、コンデン
サ（C1）の出力による増幅トランジスタ（Q2）の制御は
継続して行われるので、ビデオ信号はペデスタルレベル
が所定値（基準電位V1）にクランプされた形で増幅され
ることになる。
本実施例によれば、トランジスタ（Q4）と（Q5）が同時
にONし、そのコレクタ電流は第２図（ａ）（ｂ）の如く
ずれがないので、それらの値が等しいときの合成値には
従来のようなスパイク状電流は生じない。よって、コン
デンサ（C1）の値は小さくて済み1000pF〜10000pFにな
すことができ、チップコンデンサを使用できる。
にONし、そのコレクタ電流は第２図（ａ）（ｂ）の如く
ずれがないので、それらの値が等しいときの合成値には
従来のようなスパイク状電流は生じない。よって、コン
デンサ（C1）の値は小さくて済み1000pF〜10000pFにな
すことができ、チップコンデンサを使用できる。
ただし、この実施例はトランジスタ（Q4）（Q5）のコレ
クタ電流をコンデンサ（C1）の充放電に使用しているた
め、その電流を小さくすることには限度がある。例えば
コンデンサ（C1）をIC内に形成することができる50pF位
の容量値にするには、コンデンサ（C1）に作用するトラ
ンジスタ（Q4）（Q5）からの電流を５μＡ程度にしなけ
ればならないが、この微少な電流を設定するためには定
電流回路を超高抵抗値にしなければならない。しかし、
そのような高抵抗値回路はIC内に作成することが極めて
困難である。
クタ電流をコンデンサ（C1）の充放電に使用しているた
め、その電流を小さくすることには限度がある。例えば
コンデンサ（C1）をIC内に形成することができる50pF位
の容量値にするには、コンデンサ（C1）に作用するトラ
ンジスタ（Q4）（Q5）からの電流を５μＡ程度にしなけ
ればならないが、この微少な電流を設定するためには定
電流回路を超高抵抗値にしなければならない。しかし、
そのような高抵抗値回路はIC内に作成することが極めて
困難である。
そこで、第３図に示す実施例では回路構成を少し変える
ことによってサンプリング時にコンデンサ（C1）を充放
電する電流値を容易に小さくできるようにしている。
尚、ここでも第４図と同一部分には同一の符号を付して
ある。本実施例ではコンデンサ（C1）に流れ込む電流を
出力点（ａ）の電位に応じて与えるトランジスタと、コ
ンデンサ（C1）から一定電流を流出させる逆導電型トラ
ンジスタとを互いに反対極性のサンプリングパルスで同
時にONさせたり、OFFさせたりする点は第１図の実施例
とは同一であるが、その電流がトランジスタのベース電
流である点で大いに異なる。
ことによってサンプリング時にコンデンサ（C1）を充放
電する電流値を容易に小さくできるようにしている。
尚、ここでも第４図と同一部分には同一の符号を付して
ある。本実施例ではコンデンサ（C1）に流れ込む電流を
出力点（ａ）の電位に応じて与えるトランジスタと、コ
ンデンサ（C1）から一定電流を流出させる逆導電型トラ
ンジスタとを互いに反対極性のサンプリングパルスで同
時にONさせたり、OFFさせたりする点は第１図の実施例
とは同一であるが、その電流がトランジスタのベース電
流である点で大いに異なる。
即ち、本実施例では出力点（ａ）の電位を受けるトラン
ジスタ（Q3）と差動対を成すPNP型のトランジスタ
（Q4）のコレクタはPNP型のトランジスタ（Q11）のエミ
ッタに接続されており、そのトランジスタ（Q11）のベ
ースがコンデンサ（C1）に接続されている。また、それ
とは逆導電型のNPN型トランジスタ（Q13）のベースもコ
ンデンサ（C1）に接続されている。該トランジスタ（Q
13）のエミッタには定電流回路を成すトランジスタ（Q
16），抵抗（R9）が順次接続されている。そしてトラン
ジスタ（Q16）のベースはトランジスタ（Q18）のベース
に接続されており、トランジスタ（Q18）のコレクタは
接地されたエミッタはトランジスタ（Q17）のコレクタ
に接続されている。そして、トランジスタ（Q17）のエ
ミッタは定電流源（７）に接続され、ベースは基準電位
（V1）が与えられるように抵抗（R3）と（R4）の接続点
に接続されている。トランジスタ（Q11）には該トラン
ジスタ（Q11）と同じ形のトランジスタ（Q12）が並列に
接続され、またトランジスタ（Q13）にも該トランジス
タ（Q13）と同じ形のトランジスタ（Q14）が並列に接続
されている。
ジスタ（Q3）と差動対を成すPNP型のトランジスタ
（Q4）のコレクタはPNP型のトランジスタ（Q11）のエミ
ッタに接続されており、そのトランジスタ（Q11）のベ
ースがコンデンサ（C1）に接続されている。また、それ
とは逆導電型のNPN型トランジスタ（Q13）のベースもコ
ンデンサ（C1）に接続されている。該トランジスタ（Q
13）のエミッタには定電流回路を成すトランジスタ（Q
16），抵抗（R9）が順次接続されている。そしてトラン
ジスタ（Q16）のベースはトランジスタ（Q18）のベース
に接続されており、トランジスタ（Q18）のコレクタは
接地されたエミッタはトランジスタ（Q17）のコレクタ
に接続されている。そして、トランジスタ（Q17）のエ
ミッタは定電流源（７）に接続され、ベースは基準電位
（V1）が与えられるように抵抗（R3）と（R4）の接続点
に接続されている。トランジスタ（Q11）には該トラン
ジスタ（Q11）と同じ形のトランジスタ（Q12）が並列に
接続され、またトランジスタ（Q13）にも該トランジス
タ（Q13）と同じ形のトランジスタ（Q14）が並列に接続
されている。
これらのトランジスタ（Q12）（Q14）はトランジスタ
（Q11）（Q13）のON,OFFを制御するため導入されてお
り、そのベースにはサンプリングパルス伝送回路（６）
から一方（Q12）に正極性のサンプリングパルス（SP1）
が、他方には負極性のサンプリングパルス（SP2）が印
加されるようになっている。サンプリングパルス伝送回
路（６）はエミッタが定電流源（８）に共通に接続され
たトランジスタ（Q18）（Q19）と、抵抗（R12）（R13）
（R14），トランジスタ（Q18）に固定バイアスを与える
抵抗（R10）（R11）とから成っており、トランジスタ
（Q19）のベースにサンプリングパルス（SP）が与えら
れることによりトランジスタ（Q18）（Q19）のコレクタ
に互いに反対極性のパルス（SP1）（SP2）を出力する。
コンデンサ（C1の出力側には非サンプリング時の放電時
定数を大きくするためにトランジスタ（Q20）（Q21）
（Q22）が図示のように接続されるが、ここではコンデ
ンサ（C1）が非常に小さいので、トランジスタ（Q20）
のベース幅も極めて小さく構成することからコンデンサ
（C1）の出力ゲインを上げるべく第１図に比しトランジ
スタが１つ余分に設けられているのである。
（Q11）（Q13）のON,OFFを制御するため導入されてお
り、そのベースにはサンプリングパルス伝送回路（６）
から一方（Q12）に正極性のサンプリングパルス（SP1）
が、他方には負極性のサンプリングパルス（SP2）が印
加されるようになっている。サンプリングパルス伝送回
路（６）はエミッタが定電流源（８）に共通に接続され
たトランジスタ（Q18）（Q19）と、抵抗（R12）（R13）
（R14），トランジスタ（Q18）に固定バイアスを与える
抵抗（R10）（R11）とから成っており、トランジスタ
（Q19）のベースにサンプリングパルス（SP）が与えら
れることによりトランジスタ（Q18）（Q19）のコレクタ
に互いに反対極性のパルス（SP1）（SP2）を出力する。
コンデンサ（C1の出力側には非サンプリング時の放電時
定数を大きくするためにトランジスタ（Q20）（Q21）
（Q22）が図示のように接続されるが、ここではコンデ
ンサ（C1）が非常に小さいので、トランジスタ（Q20）
のベース幅も極めて小さく構成することからコンデンサ
（C1）の出力ゲインを上げるべく第１図に比しトランジ
スタが１つ余分に設けられているのである。
この回路ではサンプリング時にPNP型トランジスタ
（Q12）のベースには正極性のサンプリングパルス（S
P1）が与えられ、NPN型トランジスタ（Q14）のベースに
は負極性のサンプリングパルスが与えられることによ
り、これらのトランジスタがいずれもOFFすることによ
り、これらのトランジスタに並列に接続されているトラ
ンジスタ（Q11）（Q13）がONする。従って、出力点
（ａ）の電位と基準電位（V1）との差に基づいてトラン
ジスタ（Q4）のコレクタから流れる電流はその殆どがト
ランジスタ（Q11）を通って接地点に流れるが、一部は
トランジスタ（Q11）のベース電流となってコンデンサ
（C1）に流れ込む。一方、トランジスタ（Q16）のエミ
ッタ電流はその殆どが電源（VCC）からトランジスタ（Q
13）のコレクタ・エミッタを通して与えられるが、一部
がコンデンサ（C1）からトランジスタ（Q13）のベース
・エミッタを通して与えられる。トランジスタ（Q11）
のベース電流は出力点（ａ）の電位によって変化し、一
方トランジスタ（Q13）のベース電流は一定である。そ
れらのベース電流の差（iB11−iB13）の電流がコンデン
サ（C1）を充電したり放電したりする。
（Q12）のベースには正極性のサンプリングパルス（S
P1）が与えられ、NPN型トランジスタ（Q14）のベースに
は負極性のサンプリングパルスが与えられることによ
り、これらのトランジスタがいずれもOFFすることによ
り、これらのトランジスタに並列に接続されているトラ
ンジスタ（Q11）（Q13）がONする。従って、出力点
（ａ）の電位と基準電位（V1）との差に基づいてトラン
ジスタ（Q4）のコレクタから流れる電流はその殆どがト
ランジスタ（Q11）を通って接地点に流れるが、一部は
トランジスタ（Q11）のベース電流となってコンデンサ
（C1）に流れ込む。一方、トランジスタ（Q16）のエミ
ッタ電流はその殆どが電源（VCC）からトランジスタ（Q
13）のコレクタ・エミッタを通して与えられるが、一部
がコンデンサ（C1）からトランジスタ（Q13）のベース
・エミッタを通して与えられる。トランジスタ（Q11）
のベース電流は出力点（ａ）の電位によって変化し、一
方トランジスタ（Q13）のベース電流は一定である。そ
れらのベース電流の差（iB11−iB13）の電流がコンデン
サ（C1）を充電したり放電したりする。
サンプリングパルス（SP1）（SP2）が終了した後、即ち
非サンプリング時はトランジスタ（Q12）（Q14）がONす
るので、トランジスタ（Q11）（Q13）はいずれもOFFと
なりコンデンサ（C1）の充放電は行われない。
非サンプリング時はトランジスタ（Q12）（Q14）がONす
るので、トランジスタ（Q11）（Q13）はいずれもOFFと
なりコンデンサ（C1）の充放電は行われない。
この回路の場合、サンプリング時にコンデンサ（C1）の
充放電を行う電流はトランジスタ（Q11）（Q13）のベー
ス電流であるため極めて微少であり、コンデンサの容量
値としては50pF程度でよい。そのためコンデンサ（C1）
をIC内に形成することができるという利点を享受でき
る。
充放電を行う電流はトランジスタ（Q11）（Q13）のベー
ス電流であるため極めて微少であり、コンデンサの容量
値としては50pF程度でよい。そのためコンデンサ（C1）
をIC内に形成することができるという利点を享受でき
る。
発明の効果 以上説明したように本発明によればサンプリング時にコ
ンデンサの充電電流の放電電流が同時に流れ得るので、
スパイク状電流が生じることがない。従って、コンデン
サの値を小さくすることができ、従来の電解コンデンサ
に代えて回路基板の小型化に有利なチップコンデンサを
使用できる。しかも、コンデンサの充電と放電をトラン
ジスタのベース電流で行うように構成すると、コンデン
サの容量を一層小さくすることができるのでコンデンサ
をIC内に形成することが可能となり、その効果は極めて
大である。
ンデンサの充電電流の放電電流が同時に流れ得るので、
スパイク状電流が生じることがない。従って、コンデン
サの値を小さくすることができ、従来の電解コンデンサ
に代えて回路基板の小型化に有利なチップコンデンサを
使用できる。しかも、コンデンサの充電と放電をトラン
ジスタのベース電流で行うように構成すると、コンデン
サの容量を一層小さくすることができるのでコンデンサ
をIC内に形成することが可能となり、その効果は極めて
大である。
第１図は本発明を実施した帰還型増幅器の回路図であ
り、第２図はその説明図である。第３図は本発明の他の
実施例の回路図である。第４図は従来例の回路図であ
り、第５図及び第６図はその説明図である。 （Q2）……幅阻トランジスタ，（C1）……コンデンサ， （Q4）（Q11）……サンプリングの出力を与えるトラン
ジスタ， （Q5）（Q13）……逆導電型のトランジスタ， （SP）（SP1）（SP2）……サンプリングパルス。
り、第２図はその説明図である。第３図は本発明の他の
実施例の回路図である。第４図は従来例の回路図であ
り、第５図及び第６図はその説明図である。 （Q2）……幅阻トランジスタ，（C1）……コンデンサ， （Q4）（Q11）……サンプリングの出力を与えるトラン
ジスタ， （Q5）（Q13）……逆導電型のトランジスタ， （SP）（SP1）（SP2）……サンプリングパルス。
Claims (2)
- 【請求項１】増幅トランジスタの出力をサンプリングす
ると共にそのサンプリング期間に基準電位と比較し、そ
の差電圧をコンデンサでホールドし該コンデンサの出力
を前記増幅トランジスタの制御電極に与える帰還型増幅
器において、 前記比較の出力を与える第１トランジスタと該第１トラ
ンジスタとは逆導電型の第２トランジスタとをカスケー
ド接続しその接続点を前記コンデンサに接続すると共
に、該第１、第２トランジスタを互いに反対位相のサン
プリングパルスで同時に動作させるようにしたことを特
徴とする帰還型増幅器。 - 【請求項２】増幅トランジスタの出力をサンプリングす
ると共にそのサンプリング期間に基準電位と比較し、そ
の差電圧をコンデンサでホールドし該コンデンサの出力
を前記増幅トランジスタの制御電極に与える帰還型増幅
器において、 前記比較の出力を与える第１トランジスタのベースと該
第１トランジスタとは逆導電型の第２トランジスタのベ
ースとを前記コンデンサに接続すると共に該第１、第２
トランジスタを互いに反対位相のサンプリングパルスで
同時に動作させるようにしたことを特徴とする帰還型増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP708589A JPH0787305B2 (ja) | 1989-01-13 | 1989-01-13 | 帰還型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP708589A JPH0787305B2 (ja) | 1989-01-13 | 1989-01-13 | 帰還型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02186811A JPH02186811A (ja) | 1990-07-23 |
| JPH0787305B2 true JPH0787305B2 (ja) | 1995-09-20 |
Family
ID=11656253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP708589A Expired - Fee Related JPH0787305B2 (ja) | 1989-01-13 | 1989-01-13 | 帰還型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787305B2 (ja) |
-
1989
- 1989-01-13 JP JP708589A patent/JPH0787305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02186811A (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471665A (en) | Differential DC offset compensation circuit | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH0787305B2 (ja) | 帰還型増幅器 | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JPS61176205A (ja) | 演算増幅器 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| JPH0946548A (ja) | 映像出力装置の同期信号分離回路 | |
| US5155395A (en) | Filter circuit comprising an amplifier and a capacitor | |
| US3461318A (en) | Monolithically fabricated sense amplifier-threshold detector | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH0113453Y2 (ja) | ||
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| US3952259A (en) | Gain control apparatus | |
| KR950007500Y1 (ko) | 입력 주파수 변화에 따른 출력전압 검출회로 | |
| KR900005945Y1 (ko) | 모니터의 영상 신호 중간 증폭회로 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JP2001308658A (ja) | 平衡増幅回路 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| JPS6252489B2 (ja) | ||
| JPH07154167A (ja) | エミッタホロワ出力電流制限回路 | |
| JPS61155865A (ja) | ピ−クホ−ルド回路 | |
| JPH0547123B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080920 |
|
| LAPS | Cancellation because of no payment of annual fees |