JPH02186811A - 帰還型増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 主呈上至丑亙分互 本発明は帰還型増幅器に関するものである。

従来の技術 第４図は従来の帰還型増幅器を示しており、トランジス
タ（口、）のベースに与えられた入力信号はそのエミッ
タから抵抗（Ｒ１）を介して増幅トランジスタ（Ｑｌ）
のエミッタに供給されコレクタに現われる。この場合、
電源電圧ライン（１）と増幅トランジスタ（口２）のコ
レクタ間には負荷抵抗（Ｒ８）が接続され信号に応じて
その両端電圧が変化し、それによって出力が得られる訳
であるが、この出力点（ａ）の直流電位は温度等によっ
て変動したり、利得制御をかけた場合には、それによっ
て変化したりする。

ＩＣの場合、出力点（ａ）の直流電位はそのまま次段へ
伝送されるようになっているのが普通であるので、この
出力点の直流電位変動は後段回路の動作を損なうことに
なる。また入力信号がテレビのビデオ信号の場合、例え
ばペデスタルレベルが変動すると種々の不具合が生じる
。これらのことから出力電位を一定周期ごとにサンプリ
ングして所定値にクランプするための帰還回路（２）が
付加されている。

即ち、従来例では出力電位をＰＮＰ　）ランジスタ（Ｑ
ｓ）のベースに受け、この電位を差動接続されたＰＮＰ
　）ランジスタ（Ｑ４）のベースに与えられている基準
電位とサンプリング期間に比較し、その差電圧をトラン
ジスタ（０，）のコレクタから取り出してコンデンサ（
Ｃ＋）にホールドして直流化し該コンデンサ（Ｃ８）の
出力を増幅トランジスタ（ｑｇ″）のベースに帰還する
という構成を採っている。サンプリングパルス（ＳＰ）
はトランジスタ（Ｑ、）を介してトランジスタ（Ｑｓ）
（口、）のエミッタに印加される。前記基準電位は電源
電圧ライン（１）から抵抗（Ｒ３）　（Ｒ４）による分
圧で得ている。また、トランジスタ（口、）と、ダイオ
ード構成のトランジスタ（Ｑ、）はカレントミラー回路
を構成している。（２）（３）（４）は定電流源である
。

が　゛　しようとする 上記の回路において、コンデンサは１μＦ〜１０μＦの
容量値をもつ電解コンデンサが使用されていたが、この
コンデンサ（Ｃ１）を小容量で実現しようとする要求が
高まってきた。それは０．０１μＦ以下に抑えればチッ
プコンデンサで対応できるからであり、更に小さくすれ
ばＩＣ内に形成することも可能になってくるからである
。

しかしながら、従来の回路では、コンデンサ（Ｃ１）の
容量値を小さくすると、回路が不安定になり、発振が生
じ易くなるという問題がある。即ち、第４図においてサ
ンプリングパルス（ＳＰ）の期間はトランジスタ（Ｑ、
）がＯＦＦでトランジスタ（Ｑｉ）（Ｑ４）及びトラン
ジスタ（Ｑり（Ｑｓ）がＯＮになり、トランジスタ（Ｑ
、）と（Ｑ４）のベース電位の差に比例した電流がコン
デンサ（Ｃ９）に充電される訳であるが、そのときトラ
ンジスタ（Ｑｓ）と（Ｑ４）のコレクタから２系統にわ
たって同時に電流が流れ出すが、そのうちトランジスタ
（Ｑ、）のコレクタからの電流はトランジスタ（Ｑ、）
をＯＮＬ、てから、トランジスタ（Ｑ、）をＯＮＬ、ト
ランジスタ（Ｑ、）のコレクタに出力されるため、トラ
ンジスタ（Ｑ４）のコレクタから流れる電流に比し遅れ
ることになる。

第５図はこの様子を示しており同図（ａ）に示すトラン
ジスタ（Ｑ４）のコレクタ電流（ｉｃ４）に比し同図［
有］）に示すトランジスタ（Ｑ、）のコレクタ電流（ｉ
ｅｓ）は流れ始めも、流れ終りも遅れることになる。そ
の結果、第６図に示すようなスパイク状の電流がコンデ
ンサ（Ｃ＋）に流れ込むことになる。このスパイク状電
流はコンデンサ（Ｃ１）の容量値が小さい場合には吸収
されず、増幅トランジスタ（Ｑ２）のベースに印加され
て出力にノイズとして生じてしまうことになる。よって
、従来の回路ではコンデンサ（Ｃ１）の容量値を小さく
することができず、小さくすると回路動作上の不具合が
生じてしまうのである。

本発明はこのような点に鑑みなされたものであって、動
作上の不具合を生じることなしにコンデンサの容量値を
小さくすることができるようにした新規な帰還型増幅器
を提供することを目的とする。

ｆ　　　ｎ　　るための 上記の目的を達成するため本発明では、増幅トランジス
タの出力をサンプリングすると共にコンデンサでホール
ドし該コンデンサの出力を前記増幅トランジスタの制御
電極に与える帰還型増幅器において、前記サンプリング
の出力を与える第１トランジスタと該第１トランジスタ
とは逆導電型の第２トランジスタとをカスケード接続し
その接続点を前記コンデンサに接続すると共に、該第１
゜第２トランジスタを互いに反対位相のサンプリングパ
ルスで同時に動作させる構成となっている。

また本発明ではより一層コンデンサの容量を小さくする
ために、増幅トランジスタの出力をサンプリングすると
共にコンデンサでホールドし該コンデンサの出力を前記
増幅トランジスタの制御電極に与える帰還型増幅器にお
いて、前記サンプリングの出力を与える第１トランジス
タのベースと該第１トランジスタとは逆導電型の第２ト
ランジスタのベースとを前記コンデンサに接続すると共
に該第１．第２トランジスタを互いに反対位相のサンプ
リングパルスで同時に動作させる構成とする。

詐−」− このような構成によると、サンプリングに従ってコンデ
ンサに流れ込む電流を与える第１トランジスタと、コン
デンサから電流を流出させる第２トランジスタが同時に
ＯＮしたり、ＯＦＦしたりするので、コンデンサに流れ
込む電流と流出する電流との時間的なずれがなく、従っ
て不所望なスパイク状ノイズは生じない、よって、コン
デンサの容量を小さくしても動作上の不都合は生じない
。

その場合、第１．第２トランジスタのベースをコンデン
サに接続すると、コンデンサに流れ込む電流と流出する
電流はそれぞれ第１．第２トランジスタのベース電流と
なり、微少であるため一層コンデンサの容量値を小さく
できる。

裏」Ｌ斑 以下、図面に従って本発明の詳細な説明する。

第１図に示す実施例において、第４図の従来例と同一部
分には同一の符号を付して重複説明を省略する。本実施
例では増幅トランジスタ（Ｑ２）の出力を受けるＰＮＰ
　）ランジスタ（Ｑ、）のコレクタは接地してあり、該
トランジスタ（口、）と差動接続をなすトランジスタ（
Ｃ４）に対しカスケード接続された逆導電型（この場合
ＮＰＮ型）のトランジスタ（Ｑ、）を流れる電流は、電
源電圧ライン（１）と接地点間に接続された抵抗（Ｒ，
）、ダイオード構成のトランジスタ（Ｑｌ＋）、抵抗（
Ｒ３）と、トランジスタ（Ｏｌ）及びそのエミッタ側に
挿入された抵抗（Ｒ２）とから成るカレントミラー回路
で設定される。

そして、その設定はトランジスタ（Ｑ、）のコレクタ電
流が、出力点（ａ）の電位と基準電位（ｖｌ）が同一の
ときトランジスタ（Ｃ４）のコレクタに流れる電流と同
一になるように行われる。また、本実施例ではサンプリ
ングパルス（ＳＰ）をトランジスタ（Ｑ、）のエミッタ
からトランジスタ（Ｑ３）（Ｃ４）のエミッタに与える
だけでなく、トランジスタ（Ｑ、）のエミッタにも同時
に与えられるようにしている。この場合、トランジスタ
（Ｑ、）のベースに正極性で与えられるサンプリングパ
ルス（ＳＰ）はトランジスタ（Ｑ２）　（Ｃ４）のエミ
ッタには正極性で、またトランジスタ（Ｑ、）のエミッ
タには負極性で与えられることになる。

コンデンサ（Ｃ８）の出力はトランジスタ（Ｑ９）（Ｑ
ＩＯ）を介して与えることにより放電時定数を長くして
いる。これはコンデンサ（Ｃ＋）の容量値を小さくする
ことに対する対策であって非サンプリング時の放電時定
数を小さくするためである。尚、トランジスタ（Ｑ、）
のベース幅は小サイズに設計される。

トランジスタ（Ｑｌ。）のコレクタは定電流源（５）に
接続されると共に増幅トランジスタ（Ｑｚ）のベースに
接続される。

次に動作を説明する。入力信号としてビデオ信号が入力
された場合を考える。サンプリングパルス（ＳＰ）はそ
のビデオ信号の水平帰線期間の例えばペデスタルレベル
部分に対応したパルスであるとする。このサンプリング
パルス（ＳＰ）がトランジスタ（Ｑ７）のベースに与え
られると、トランジスタ（Ｃ４）のエミッタには同極性
で、一方トランジスタ（０、）のエミッタには負極性で
サンプリングパルス（ＳＰ）が印加される。従って、ト
ランジスタ（Ｃ４）とトランジスタ（Ｑｓ）は同時にＯ
Ｎになる。勿論、トランジスタ（０４）と差動対を成す
トランジスタ（Ｑ、）も同時にＯＮとなる。その結果、
出力点（ａ）の電位は基準電位（Ｖ＋）と比較され、そ
の差に応じた電流ｉ、４がトランジスタ（Ｃ４）のコレ
クタに流れる。この電流ＩＣ４は出力点（ａ）の電位が
基準電位（Ｖ、）よりも低ければ少なく、高ければ多く
、同値であれば同一となる。一方、トランジスタ（口、
）のコレクタに流れる電流ＩＣ５は一定であるから、コ
ンデンサ（Ｃ５）はサンプリング時に（Ｌ４　１ｃｓ）
の電流によって充電又は放電されることになる。

このコンデンサ（Ｃ５）の出力電圧はトランジスタ（Ｑ
、）のベースに印加され、更にトランジスタ（Ｑ　ｌ　
Ｏ）のコレクタから増幅トランジスタ（口２）のベース
に与えられて、その出力点（ａ）の電位を基準電位と等
しくなるように制御する。サンプリングパルス（ＳＰ）
が終了した後はトランジスタ（Ｃ４）（Ｑ５）はＯＦＦ
になるが、コンデンサ（Ｃ＋）の出力による増幅トラン
ジスタ（Ｑりの制御は継続して行われるので、ビデオ信
号はペデスタルレベルが所定値（基準電位ｖ、）にクラ
ンプされた形で増幅されることになる。

本実施例によれば、トランジスタ（Ｑ４）と（Ｑ、）が
同時にＯＮＬ、そのコレクタ電流は第２図（ａ）（ｂ）
の如くずれがないので、それらの値が等しいときの合成
値には従来のようなスパイク状電流は生じない。よって
、コンデンサ（Ｃ１）の値は小さくて済み１０００ｐＦ
〜ｔｏｏｏｏｐｐになすことができ、チップコンデンサ
を使用できる。

ただし、この実施例はトランジスタ（Ｑ４）（口、）の
コレクタ電流をコンデンサ（Ｃ＋）の充放電に使用して
いるため、その電流を小さくすることには限度がある。

例えばコンデンサ（Ｃ＋）をＩＣ内に形成することがで
きる５ｏｐｐ位の容量値にするには、コンデンサ（Ｃ１
）に作用するトランジスタ（Ｑ４）　（＋１５）からの
電流を５μ八へ度にしなければならないが、この微少な
電流を設定するためには定電流回路を超高抵抗値にしな
ければならない、しかし、そのような高抵抗値回路はＩ
Ｃ内に作成することが極めて困難である。

そこで、第３図に示す実施例では回路構成を少し変える
ことによってサンプリング時にコンデンサ（Ｃ１）を充
放電する電流値を容易に小さくできるようにしている。

尚、ここでも第４図と同一部分には同一の符号を付しで
ある０本実施例ではコンデンサ（Ｃ＋）に流れ込む電流
を出力点（ａ）の電位に応じて与えるトランジスタと、
コンデンサ（Ｃ１）から一定電流を流出させる逆導電型
トランジスタとを互いに反対極性のサンプリングパルス
で同時にＯＮさせたり、ＯＦＦさせたりする点は第１図
の実施例とは同一であるが、その電流がトランジスタの
ベース電流である点で大いに異なる。

即ち、本実施例では出力点（ａ）の電位を受けるトラン
ジスタ（Ｏｆｆ）と差動対を成すＰＮＰ型のトランジス
タ（Ｑ４）のコレクタはＰＮＰ型のトランジスタ（Ｑｌ
ｌ）のコレクタに接続されており、そのトランジスタ（
Ｑ、）のベースがコンデンサ（Ｃ，）に接続されている
。また、それとは逆導電型のＮＰＮ型トランジスタ（Ｑ
＋ｆｆ）のベースもコンデンサ（Ｃ９）に接続されてい
る。８亥トランジスタ（Ｑ１０）のエミッタには定電流
回路を成すトランジスタ（Ｑ１０）、抵抗（Ｒ７）が順
次接続されている。そしてトランジスタ（Ｑ６）のベー
スはトランジスタ（ＱＣｓ）のベースに接続されており
、トランジスタ（ＱＣｓ）のコレクタは接地されエミッ
タはトランジスタ（ｑ＋ｔ）のコレクタに接続されてい
る。そして、トランジスタ（Ｑ１０）のエミッタは定電
流源（７）に接続され、ベースは基準電位（ｖｌ）が与
えられるように抵抗（Ｒ３）と（Ｒ４）の接続点に接続
されている。トランジスタ（０□）には該トランジスタ
（Ｑｚ）と同じ形のトランジスタ（ｑ＋ｚ）が並列に接
続され、またトランジスタ（Ｑ１０）にも該トランジス
タ（［＋１３）　と同じ形のトランジスタ（Ｑ１０）が
並列に接続されている。

これらのトランジスタ（ＱＣｓ）（Ｑ＋４）はトランジ
スタ（Ｑｌｌ）（ＱＣｓ）のＯＮ、ＯＦＦを制御するた
め導入されており、そのベースにはサンプリングパルス
伝送回路（６）から一方（＋１１□）に正極性のサンプ
リングパルス（ＳＰ　Ｉ　）が、他方には負極性のサン
プリングパルス（ＳＬ）が印加されるようになっている
。

サンプリングパルス伝送回路（６）はエミッタが定電流
源（８）に共通に接続されたトランジスタ（Ｑ、ａ）（
Ｑ、）と、抵抗（Ｒ＋　ｚ）　（Ｒ＋　３）　（Ｒ＋　
ａ）　、）ランジスタ（ＱＣｓ）に固定バイアスを与え
る抵抗（Ｒ，。）（Ｒ＋＋）とから成っており、トラン
ジスタ（Ｑｌｌ）のベースにサンプリングパルス（ＳＰ
）が与えられることによりトランジスタ（Ｑｌｌｌ）（
Ｑｌｌ）のコレクタに互いに反対極性のパルス（ｓｐｙ
）　（ｓｐｙ）を出力する。コンデンサ（Ｃ１）の出力
側には非サンプリング時の放電時定数を大きくするため
にトランジスタ（ａｔ。）（Ｑｚ＋）（Ｑｚ□）が図示
のように接続されているが、ここではコンデンサ（Ｃ＋
）が非常に小さいので、トランジスタ（（ｈ。）のベー
ス幅も極めて小さく構成することからコンデンサ（Ｃ６
）の出力ゲインを上げるべく第１図に比しトランジスタ
が１つ余分に設けられているのである。

この回路ではサンプリング時にＰＮＰ型トランジスタ（
Ｑ、□）のベースには正極性のサンプリングパルス（Ｓ
ＰＩ）が与えられ、ＮＰＮ型トランジスタ（Ｑ、）のベ
ースには負極性のサンプリングパルスが与えられること
により、これらのトランジスタがいずれもＯＦＦするこ
とにより、これらのトランジスタに並列に接続されてい
るトランジスタ（Ｑｚ）（Ｑｌｌ）がＯＮする。従って
、出力点（ａ）の電位と基準電位（ｖｌ）との差に基づ
いてトランジスタ（Ｑ４）のコレクタから流れる電流は
その殆どがトランジスタ（Ｑｌｌ）を通って接地点に流
れるが、一部はトランジスタ（Ｑ、）のベース電流とな
ってコンデンサ（Ｃ１）に流れ込む。一方、トランジス
タ（０，６）のコレクタ電流はその殆どが電源（Ｖｃｃ
）からトランジスタ（ｑ＋ｚ）のコレクタ・エミッタを
通して与えられるが、一部がコンデンサ（Ｃ３）からト
ランジスタ（Ｑｌ３）のベース・エミッタを通して与え
られる。

トランジスタ（Ｑ、）のベース電流は出力点（ａ）の電
位によって変化し、一方トランジスタ（Ｑｌ３）のベー
ス電流は一定である。それらのベース電流の差（ｉ□１
−１□、）の電流がコンデンサ（Ｃ＋）を充電したり放
電したりする。

サンプリングパルス（ＳＰ　＋　）　（ＳＰ　ｚ）が終
了した後、即ち非サンプリング時はトランジスタ（Ｑｌ
２）（０，４）がＯＮするので、トランジスタ（Ｑｌｌ
）（０，３）はいずれもＯＦＦとなりコンデンサ（Ｃ１
）の充放電は行われない。

この回路の場合、サンプリング時にコンデンサ（Ｃ６）
の充放電を行う電流はトランジスタ（Ｑｌｌ）（Ｑ。

、）のベース電流であるため極めて微少であり、コンデ
ンサの容量値としては５０ｐＦ程度でよい。そのためコ
ンデンサ（Ｃ１）をＩＣ内に形成することができるとい
う利点を享受できる。

見所■四果 以上説明したように本発明によればサンプリング時にコ
ンデンサの充電電流と放電電流が同時に流れ得るので、
スパイク状電流が生じることがない。従って、コンデン
サの値を小さくすることができ、従来の電解コンデンサ
に代えて回路基板の小型化に有利なチップコンデンサを
使用できる。

しかも、コンデンサの充電と放電をトランジスタのベー
ス電流で行うように構成すると、コンデンサの容量を一
層小さくすることができるのでコンデンサをＩＣ内に形
成することが可能となり、その効果は極めて大である。

【図面の簡単な説明】

第１図は本発明を実施した帰還型増幅器の回路図であり
、第２図はその説明図である。第３図は本発明の他の実
施例の回路図である。第４図は従来例の回路図であり、
第５図及び第６図はその説明図である。 （０□）−増幅トランジスタ、　（Ｃ＋）・・・コンデ
ンサ。 （Ｑ４）　（Ｑｌ　＋）・・・サンプリングの出力を与
えるトランジスタ。 （口５）（ｑ＋３）−逆導電型のトランジスタ。 （ＳＰ）　（ＳＰ＋）（Ｓｅｔ）・・・サンプリングパ
ルス。

Claims (2)

【特許請求の範囲】
1. （１）増幅トランジスタの出力をサンプリングすると共
   にコンデンサでホールドし該コンデンサの出力を前記増
   幅トランジスタの制御電極に与える帰還型増幅器におい
   て、前記サンプリングの出力を与える第１トランジスタ
   と該第１トランジスタとは逆導電型の第２トランジスタ
   とをカスケード接続しその接続点を前記コンデンサに接
   続すると共に、該第１、第２トランジスタを互いに反対
   位相のサンプリングパルスで同時に動作させるようにし
   たことを特徴とする帰還型増幅器。
2. （２）増幅トランジスタの出力をサンプリングすると共
   にコンデンサでホールドし該コンデンサの出力を前記増
   幅トランジスタの制御電極に与える帰還型増幅器におい
   て、前記サンプリングの出力を与える第１トランジスタ
   のベースと該第１トランジスタとは逆導電型の第２トラ
   ンジスタのベースとを前記コンデンサに接続すると共に
   該第１、第２トランジスタを互いに反対位相のサンプリ
   ングパルスで同時に動作させるようにしたことを特徴と
   する帰還型増幅器。