JPH0789143A - グラフィック印刷装置 - Google Patents

Abstract

(57)【要約】 【目的】 矩形領域の左端付近にのみデータが存在し、
その他は不要な白地（ビットが０）のデータのみのよう
なグラフィックイメージデータに対しても、不要な領域
をＣＰＵによりアクセスすることなくゼロクリアして、
印刷処理を高速化を図ることが可能なグラフィック印刷
装置を提供すること。 【構成】 本グラフィック印刷装置において、ライン終
了直前のラスターデータを含むワードについては、アド
レス発生回路１１０がそのアドレスを発生し、ＤＲＡＭ
からそのワードを取り込みビット処理回路１０６が最終
有効データのビット以降のビットをゼロクリアし、再び
ＤＲＡＭにそのワードを書き込む。また、その次のワー
ドからラインの最終のワードについては、アドレス発生
回路１１０がワードのアドレスをインクリメントしなが
ら発生し、ゼロワード出力回路１０８がゼロのデータを
ＤＲＡＭに書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、グラフィック印刷装置
に係わり、例えば、レーザビームプリンタなどのページ
プリンタによるグラフィック印刷装置に関する。

【０００２】

【従来の技術】従来、この種のグラフィック印刷装置に
おいて、印字データはページを単位として取り扱われて
おり、コンピュータなどのホストからページ記述言語の
形式によって転送されてくるデータは、装置内のプリン
タコントローラによって解釈され、印字すべきページデ
ータに展開される。

【０００３】一方、グラフィックデータの印刷の仕方
に、ドットイメージをそのままページデータの一部とし
て印刷する方法がある。これは通常ラスターグラフィッ
クなどと呼ばれ、印刷すべきグラフィック領域を、横方
向が主走査方向のドット数、縦方向が副走査方向のライ
ン数の矩形領域（ラスターエリア）として取り扱う方法
である。この方法によれば、プリンタコントローラは前
記矩形領域に相当するメモリを割当て、ホストから転送
されてくるラスターグラフィックデータをメモリに格納
する。その後、ページデータがすべて確定した時点で、
プリンタコントローラはプリンタエンジンに印刷するビ
ットストリームを転送し、印刷を行わせる。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
たような従来のグラフィック印刷装置においては、グラ
フィックイメージデータは矩形領域として扱われるた
め、グラフィックによっては矩形領域の左端付近にのみ
データが存在し、その他は白地（ビットが０）のデータ
のみのラインが存在することもある。その際、グラフィ
ックイメージデータを格納するためのメモリはメモリ管
理処理において割り当てられるが、通常ゼロクリアはさ
れていない。従って、上述の白地の部分も０のデータを
書き込む必要があり、結果的に、矩形領域すべてをアク
セスすることになってしまうため、処理時間の増大を招
くという欠点があった。

【０００５】本発明は、上述した問題点を解決するため
になされたものであり、グラフィックイメージデータを
効率よくメモリに書き込んで処理することが可能なグラ
フィックデータ印刷装置を提供することを目的としてい
る。

【０００６】

【課題を解決するための手段】この目的を達成するため
に本発明のグラフィック印刷装置は、メモリ上における
グラフィックイメージデータの格納のための領域を、ラ
スタースキャン方向のドット数と、ラスタースキャン方
向に対して垂直な方向のライン数とで設定するグラフィ
ックサイズ設定手段と、前記ラスタースキャン方向に対
して垂直な方向の各ラインについて、ビットに０以外の
最後のデータが書き込まれたことを検出するライン終了
検出手段と、前記グラフィックサイズ設定手段と前記ラ
イン終了検出手段から特定されるグラフィックイメージ
データのゼロクリア領域を、ワード単位、或いはビット
単位でゼロクリアするゼロクリア手段とを備えている。

【０００７】

【作用】上記の構成を有する本発明のグラフィック印刷
装置は、グラフィックサイズ設定手段が、メモリ上にお
けるグラフィックイメージデータの格納のための領域
を、ラスタースキャン方向のドット数と、垂直方向のラ
イン数を設定し、ライン終了検出手段が各ラインについ
て、ビットに０以外の最後のデータが書き込まれたこと
を検出し、ゼロクリア手段がグラフィックイメージデー
タのゼロクリア領域をワード単位、或いはビット単位で
ゼロクリアする。

【０００８】

【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。図１は本発明の一実施例としてのペ
ージプリンタの電気的構成を示すブロック図である。こ
のページプリンタは、ホストシステムからのコマンド、
データをもとに、印刷の際のビットイメージを構成する
プリンタコントローラ３０と、プリンタコントローラ３
０より転送されるビットイメージを実際に印刷するプリ
ントエンジン４０とに機能が大別される。

【０００９】図１においてプリンタコントローラ３０
は、ＣＰＵ１０がＲＯＭ１２に格納された命令を実行
し、ホストシステムからのコマンド、データをホストイ
ンターフェース１６を介して取り込み、各種処理に必要
なデータ構造をＳＲＡＭ１４に格納する。ＤＲＡＭ１８
は印刷すべきビットイメージを格納するページメモリと
して働き、ＤＭＡＣ２０によりＤＲＡＭ１８からエンジ
ンインターフェース２２へのＤＭＡ転送が制御される。

【００１０】またゼロクリア回路２４はラスターエリア
のうち、有効なイメージ以外の不要な領域のゼロクリア
をＣＰＵ１０の命令の実行と独立に実行する。ビットイ
メージ列はエンジンインターフェース２２を介してプリ
ントエンジン４０に転送され、プリントエンジン４０に
て実際に印刷される。

【００１１】図２はゼロクリア回路２４の構成を示した
ものである。ラスター幅設定レジスタ１０２はラスター
スキャン方向のドット数を設定し、保持するレジスタで
ある。ラスターライン数設定レジスタ１０４は垂直方向
のライン数を設定し、保持するレジスタである。ビット
処理回路１０６はデータバスより取り込んだワードデー
タの特定のビットを０にして、再びデータバスに出力す
る回路である。ゼロワード出力回路１０８はワードの０
をデータバスに出力するものである。アドレス発生回路
１１０はビット処理回路１０６およびゼロワード出力回
路１０８が参照するメモリのアドレスを発生するもので
ある。バスコントロール回路１１２はデータ転送の際の
バス制御を行う回路である。シーケンサ１１４はゼロク
リア回路２４全体の処理の流れを制御するものである。

【００１２】次にゼロクリア回路２４の動作について、
図３に示すフローチャートと、図４に示すポートレート
（紙送り方向とラスタースキャン方向が垂直）の例と、
図５に示すランドスケープ（紙送り方向とラスタースキ
ャン方向が平行）の例を用いて説明する。尚、図３
（ａ）はラスターグラフィックデータの転送に先立ち、
ゼロクリア回路の初期化を行うフローを示したものであ
る。

【００１３】まず始めに、ＣＰＵ１０はゼロクリア回路
２４に対して初期化を行うことを示すコマンドを発行
し、ゼロクリア回路２４内部のシーケンサ１１４がこれ
を解釈し、初期化のシーケンスに入る（Ｓ１０２）。次
にＣＰＵ１０はゼロクリア回路２４にラスター幅のビッ
ト数のデータを転送し、ラスター幅設定レジスタ１０２
に格納される（Ｓ１０４）。次にＣＰＵ１０はゼロクリ
ア回路２４にラスターライン数のデータを転送し、ラス
ターライン数設定レジスタ１０４に格納される（Ｓ１０
６）。これでゼロクリア回路２４の初期化が完了し、シ
ーケンサ１１４はゼロクリアの開始命令を待つ。

【００１４】図４（ａ）はポートレートの場合のラスタ
ーエリアとその中のあるラインに注目している。ホスト
システムよりラスターデータが転送されるとともにライ
ンの左端から有効なイメージデータが構成される。図３
（ｂ）はラスターデータの処理を行うフローを示す。Ｃ
ＰＵ１０はホストシステムより転送されるコマンドを解
析し（Ｓ２０２）、ライン終了でない場合、ＣＰＵ１０
はホストシステムより転送されるラスターデータをＤＲ
ＡＭ１８に格納する（Ｓ２０４）。ライン終了であった
場合、ゼロクリア回路２４にゼロクリア開始のコマンド
を発行し処理を終了する（Ｓ２０６）。ＣＰＵ１０は割
り込みによってゼロクリア回路２４の処理の終了を知る
まで、ゼロクリア処理に関わることなく他の処理を実行
する。

【００１５】図４（ｂ）はポートレートの場合のラスタ
ーデータのページメモリ上での配置を示す。ライン終了
直前のラスターデータを含むワードについては、アドレ
ス発生回路１１０がそのアドレスを発生し、ＤＲＡＭ１
８からそのワードを取り込み、ビット処理回路１０６が
最終有効データのビット以降のビットをゼロクリアし、
再びＤＲＡＭ１８にそのワードを書き込む。また、その
次のワードからラインの最終のワードについては、アド
レス発生回路１１０がワードのアドレスをインクリメン
トしながら発生し、ゼロワード出力回路１０８がゼロの
データをＤＲＡＭ１８に書き込む。

【００１６】尚、ランドスケープの場合は、図５（ｂ）
に示すように、ラスタースキャン方向のデータとページ
メモリ上のデータが連続して対応していない。この場
合、最終有効データのビット以降のビットに対して、１
ビット毎にアドレス発生回路１１０がラスター幅設定レ
ジスタ１０２、ラスターライン数設定レジスタ１０４か
ら算定される、該当ビットを含むワードのアドレスを発
生し、ＤＲＡＭ１８からそのワードを取り込み、ビット
処理回路１０６が、他のビットはそのままにして該当ビ
ットのみ０にして、再びＤＲＡＭ１８にそのワードを書
き込む。以上によって、ゼロクリア回路２４による、１
ライン分のゼロクリア処理が終了すると、割り込みによ
って、ＣＰＵ１０に通知される。

【００１７】図３（ｃ）は割り込みの際のフローを示し
たものである。ＣＰＵ１０はゼロクリア回路終了割り込
みによって、割り込み処理に入る。ＣＰＵ１０はゼロク
リア回路２４からのステータス情報を読み取り（Ｓ３０
２）、正常であればそのまま終了し（Ｓ３０４）、異常
であれば、原因をしらべ、必要であれば再実行のための
処理を行う（Ｓ３０６）。以上で各ラインに対してのゼ
ロクリア回路の動作が終了する。

【００１８】

【発明の効果】以上詳述したことから明かなように、本
発明のグラフィック印刷装置によれば、矩形領域の左端
付近にのみデータが存在し、その他は不要な白地（ビッ
トが０）のデータのみのようなグラフィックイメージデ
ータに対しても、不要な領域をＣＰＵによりアクセスす
ることなくゼロクリアすることにより、処理を高速にす
ることが可能となる。

【図面の簡単な説明】

【図１】本実施例のページプリンタの電気的構成を示す
ブロック図である。

【図２】本実施例におけるゼロクリア回路のブロック図
である。

【図３】本実施例におけるゼロクリア回路の制御動作を
示すフローチャートである。

【図４】本実施例におけるポートレートの場合の動作説
明に供する図である。

【図５】本実施例におけるランドスケープの場合の動作
説明に供する図である。

【符号の説明】

１０ ＣＰＵ １２ ＲＯＭ １４ ＳＲＡＭ １０２ ラスター幅設定レジスタ １０４ ラスターライン数設定レジスタ １０６ ビット処理回路 １０８ ゼロワード出力回路 １１０ アドレス発生回路 １１２ バスコントロール回路 １１４ シーケンサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリ上におけるグラフィックイメージ
   データの格納のための領域を、ラスタースキャン方向の
   ドット数と、ラスタースキャン方向に対して垂直な方向
   のライン数とで設定するグラフィックサイズ設定手段
   と、 前記ラスタースキャン方向に対して垂直な方向の各ライ
   ンについて、ビットに０以外の最後のデータが書き込ま
   れたことを検出するライン終了検出手段と、 前記グラフィックサイズ設定手段と前記ライン終了検出
   手段から特定されるグラフィックイメージデータのゼロ
   クリア領域を、ワード単位、或いはビット単位でゼロク
   リアするゼロクリア手段とを備えたことを特徴とするグ
   ラフィック印刷装置。