JPH0789330B2 - コンピュータ - Google Patents
コンピュータInfo
- Publication number
- JPH0789330B2 JPH0789330B2 JP60288730A JP28873085A JPH0789330B2 JP H0789330 B2 JPH0789330 B2 JP H0789330B2 JP 60288730 A JP60288730 A JP 60288730A JP 28873085 A JP28873085 A JP 28873085A JP H0789330 B2 JPH0789330 B2 JP H0789330B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- signal
- test
- branch
- skip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 顧客のプログラムを格納した読み出し専用メモリ（以下
ROMと記する）を具備し、試験時に分岐命令及びスキッ
プ命令を禁止しながら読み出し専用メモリに格納してあ
るプログラムを実行することができるコンピュータに関
する。
ROMと記する）を具備し、試験時に分岐命令及びスキッ
プ命令を禁止しながら読み出し専用メモリに格納してあ
るプログラムを実行することができるコンピュータに関
する。
例としてROM内蔵のマイクロコンピュータを用いる。
マイクロコンピュータの試験はマイクロコンピュータを
試験状態に切り換え、外部からマイクロコンピュータの
試験状態時の入力端子より命令を入力しその応答を期待
値と比較する機能試験と顧客のプログラムの格納されて
いるROMの各アドレスの情報をコンピュータの端子より
出力し、あらかじめ顧客のプログラムを基にして作っ
た、期待値情報と比較するROM内容確認試験が行なわれ
る。
試験状態に切り換え、外部からマイクロコンピュータの
試験状態時の入力端子より命令を入力しその応答を期待
値と比較する機能試験と顧客のプログラムの格納されて
いるROMの各アドレスの情報をコンピュータの端子より
出力し、あらかじめ顧客のプログラムを基にして作っ
た、期待値情報と比較するROM内容確認試験が行なわれ
る。
機能試験において入力する命令はマイクロコンピュータ
を製造するメーカ側で作るので命令のシーケンスは限定
されてしまう。
を製造するメーカ側で作るので命令のシーケンスは限定
されてしまう。
対して、ROMに格納される顧客のプログラムによる命令
シーケンスは無数にある。ROM内容確認試験では顧客の
命令が正しくROMに格納されたかどうかを確認するだけ
で顧客のプログラムが正確にマイクロコンピュータを動
かすかどうかは確認できない。
シーケンスは無数にある。ROM内容確認試験では顧客の
命令が正しくROMに格納されたかどうかを確認するだけ
で顧客のプログラムが正確にマイクロコンピュータを動
かすかどうかは確認できない。
この為に、メーカ側で行った試験では良品となるが実装
の状態では命令の組み合わせに起因する不良のため正し
く動作しない場合があった。
の状態では命令の組み合わせに起因する不良のため正し
く動作しない場合があった。
本発明は上記欠点を克明するために、考慮されたもので
試験時にROMに格納された顧客のプログラムが正しく、
コンピュータを動作されることができるかどうか確認す
る為に顧客のプログラムを格納した読み出し専用メモリ
を具備し、試験時に分岐命令及びスキップ命令を禁止し
ながら読み出し専用メモリに格納してあるプログラムを
実行することができる簡易な回路を具備したコンピュー
タを提供することにある。
試験時にROMに格納された顧客のプログラムが正しく、
コンピュータを動作されることができるかどうか確認す
る為に顧客のプログラムを格納した読み出し専用メモリ
を具備し、試験時に分岐命令及びスキップ命令を禁止し
ながら読み出し専用メモリに格納してあるプログラムを
実行することができる簡易な回路を具備したコンピュー
タを提供することにある。
第１図は本発明の一実施例である。
マイクロコンピュータ試験時のROMに内蔵されているプ
ログラムによる機能確認試験において試験状態信号９に
より分岐命令及びスキップ命令禁止信号発生回路８が動
作状態になり、プログラムカウンタリセット信号５によ
りプログラムカウンタ７は０番地に設定される。
ログラムによる機能確認試験において試験状態信号９に
より分岐命令及びスキップ命令禁止信号発生回路８が動
作状態になり、プログラムカウンタリセット信号５によ
りプログラムカウンタ７は０番地に設定される。
次にプログラムカウンタはインクリメントされて０番地
から順々にインストラクションデコーダ３に命令が送信
される。インストラクションデコーダ３がシステムの各
所に信号を送りマイクロコンピュータを動作させる。分
岐命令がROMからインストラクションデコーダ３に送ら
れた場合通常はプログラムカウンタ７にROM1からの番地
データをロード信号４が発生されて、プログラムカウン
タ７にROMからの番地データが設定されるか、この場合
分岐命令及びスキップ命令禁止信号発生回路が動作状態
にあるのでインストラクションデコーダからアドレスロ
ード命令４は分岐命令禁止信号６が低レベルであること
によりアドレスロード命令４は無視される。
から順々にインストラクションデコーダ３に命令が送信
される。インストラクションデコーダ３がシステムの各
所に信号を送りマイクロコンピュータを動作させる。分
岐命令がROMからインストラクションデコーダ３に送ら
れた場合通常はプログラムカウンタ７にROM1からの番地
データをロード信号４が発生されて、プログラムカウン
タ７にROMからの番地データが設定されるか、この場合
分岐命令及びスキップ命令禁止信号発生回路が動作状態
にあるのでインストラクションデコーダからアドレスロ
ード命令４は分岐命令禁止信号６が低レベルであること
によりアドレスロード命令４は無視される。
また、スキップ命令がROMからインストラクションデコ
ーダに送られた場合通常インストラクションデコーダに
スキップ命令の次のアドレスにある命令を実行するかい
ないかの判断信号12が送信されるが分岐命令及びスキッ
プ命令禁止信号発生回路８が動作状態にあるので、スキ
ップ命令禁止信号11が発生され11は低レベルになり、判
断信号12は無視される。この為に、顧客のプログラムで
ループを作っている場合でもループを無視し、さらに、
プログラムの条件によって実行されないスキップ命令の
次の命令も実行でき、これによりROMに格納されたプロ
グラムによる命令のシーケンスは０番地から順々に最後
のアドレスまで実行される。
ーダに送られた場合通常インストラクションデコーダに
スキップ命令の次のアドレスにある命令を実行するかい
ないかの判断信号12が送信されるが分岐命令及びスキッ
プ命令禁止信号発生回路８が動作状態にあるので、スキ
ップ命令禁止信号11が発生され11は低レベルになり、判
断信号12は無視される。この為に、顧客のプログラムで
ループを作っている場合でもループを無視し、さらに、
プログラムの条件によって実行されないスキップ命令の
次の命令も実行でき、これによりROMに格納されたプロ
グラムによる命令のシーケンスは０番地から順々に最後
のアドレスまで実行される。
この試験時のマイクロコンピュータの各端子の期待値は
顧客のプログラムを基にして作成しておく、このように
して、ROM内のプログラムを実行してひき期待値と比較
すれば顧客のプログラムによる命令シーケンス毎にマイ
クロコンピュータの機能が確認できる。
顧客のプログラムを基にして作成しておく、このように
して、ROM内のプログラムを実行してひき期待値と比較
すれば顧客のプログラムによる命令シーケンス毎にマイ
クロコンピュータの機能が確認できる。
但し、この場合分岐命令と分岐命令の行き先のアドレス
にある命令との組み合わせは確認できないかもしれない
が、前述の〔従来の技術〕に書いてある機能試験におい
て、分岐命令と他の命令の組み合わせ試験を行う際に、
分岐命令と他の命令の組み合わせ試験を行えば顧客のプ
ログラムによる命令シーケンスはすべて確認できた事に
なる。
にある命令との組み合わせは確認できないかもしれない
が、前述の〔従来の技術〕に書いてある機能試験におい
て、分岐命令と他の命令の組み合わせ試験を行う際に、
分岐命令と他の命令の組み合わせ試験を行えば顧客のプ
ログラムによる命令シーケンスはすべて確認できた事に
なる。
以上説明したように簡単な回路をもって顧客のプログラ
ムによるROMの命令シーケンスの機能試験ができ、命令
の組み合わせに起因する不良が減少するという大きな効
果がある。
ムによるROMの命令シーケンスの機能試験ができ、命令
の組み合わせに起因する不良が減少するという大きな効
果がある。
第１図は本発明の一実施例を示す図である。 １……読み出し専用メモリ（ROM）、２……ROMからのデ
ータバス、３……インストラクションデコーダ、４……
アドレスロード信号、５……リセット信号、６……分岐
命令禁止信号、７……プログラム・カウンタ、８……分
岐命令及びスキップ命令禁止信号発生回路、９……テス
トモード信号、10……ROMアドレスデコーダ、11……ス
キップ命令禁止信号、12……判断信号。
ータバス、３……インストラクションデコーダ、４……
アドレスロード信号、５……リセット信号、６……分岐
命令禁止信号、７……プログラム・カウンタ、８……分
岐命令及びスキップ命令禁止信号発生回路、９……テス
トモード信号、10……ROMアドレスデコーダ、11……ス
キップ命令禁止信号、12……判断信号。
Claims (1)
- 【請求項１】試験状態信号に応答して分岐命令禁止信号
およびスキップ命令禁止信号を発生する信号発生回路
と、分岐命令のデコードに応答してインストラクション
デコーダからプログラムカウンタへ出力されるアドレス
ロード信号を前記分岐命令禁止信号によって強制的にプ
ログラムカウンタへの分岐先アドレスの書き込み禁止状
態にする第１のゲート手段と、スキップ命令の実行のた
めに前記インストラクションデコーダに供給される判断
信号を前記スキップ命令禁止信号によって強制的に無効
状態にする第２のゲート手段とを有し、前記分岐命令お
よび前記ステップ命令の実行を試験状態時に禁じたこと
を特徴とするコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288730A JPH0789330B2 (ja) | 1985-12-20 | 1985-12-20 | コンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288730A JPH0789330B2 (ja) | 1985-12-20 | 1985-12-20 | コンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145437A JPS62145437A (ja) | 1987-06-29 |
| JPH0789330B2 true JPH0789330B2 (ja) | 1995-09-27 |
Family
ID=17733941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288730A Expired - Fee Related JPH0789330B2 (ja) | 1985-12-20 | 1985-12-20 | コンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789330B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031653A (ja) * | 1983-08-01 | 1985-02-18 | Nec Corp | ワンチツプマイクロコンピユ−タ |
| JPS6031652A (ja) * | 1983-08-01 | 1985-02-18 | Nec Corp | Ｒｏｍ内蔵マイクロコンピュ−タ |
-
1985
- 1985-12-20 JP JP60288730A patent/JPH0789330B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145437A (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979143A (en) | Recovery from power-down mode | |
| US6564177B1 (en) | Electronic device | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| JPH0789330B2 (ja) | コンピュータ | |
| US6949409B2 (en) | Register setting method and semiconductor device | |
| US20040078664A1 (en) | Information processing unit selecting one of reset vector addresses | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPH077343B2 (ja) | マイクロコンピュ−タ | |
| CA1317384C (en) | Buffer control circuit for data processor | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JPS6031653A (ja) | ワンチツプマイクロコンピユ−タ | |
| JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
| JPH06332735A (ja) | マイコンシステムの異常検出回路 | |
| JPS63314666A (ja) | マイクロコンピユ−タ | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH0233173B2 (ja) | ||
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JP3137089B2 (ja) | マイクロコンピュータ | |
| JPH0226252B2 (ja) | ||
| JPH0877134A (ja) | マイクロコンピュータ | |
| JPH0877031A (ja) | マイクロプロセッサシステム | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH06162225A (ja) | 自己テスト機能内蔵シングルチップマイコン | |
| JPS6156540B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |