JPH0789558B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0789558B2 JPH0789558B2 JP59120412A JP12041284A JPH0789558B2 JP H0789558 B2 JPH0789558 B2 JP H0789558B2 JP 59120412 A JP59120412 A JP 59120412A JP 12041284 A JP12041284 A JP 12041284A JP H0789558 B2 JPH0789558 B2 JP H0789558B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- metal
- semiconductor device
- electrode
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関するものである。
（従来技術とその問題点） 近年GaAs等の化合物半導体を用いた超高周波ディスクリ
ートFET,アナログ集積回路、ディジタル集積回路の研究
開発が活発に行なわれている。これらの高性能デバイス
を歩留りよく製造するためにゲートとソース・ドレイン
をセルフアラインで形成する短電極間FETが、古塚らに
よって電子通信学会電子デバイス研究会（1981年７月22
日、資料番号ED81−49）に「イオン注入よるE/D型GaAs
IC」と題して発表されている。この短電極間FETを一層
高周波化、高速化するためにはFETのゲート長をサブミ
クロン化する必要がある。しかしながらゲート長をサブ
ミクロン化するとゲート電極金属の抵抗が大きくなり、
予期した程はFETの性能が改善されないという欠点があ
った。
ートFET,アナログ集積回路、ディジタル集積回路の研究
開発が活発に行なわれている。これらの高性能デバイス
を歩留りよく製造するためにゲートとソース・ドレイン
をセルフアラインで形成する短電極間FETが、古塚らに
よって電子通信学会電子デバイス研究会（1981年７月22
日、資料番号ED81−49）に「イオン注入よるE/D型GaAs
IC」と題して発表されている。この短電極間FETを一層
高周波化、高速化するためにはFETのゲート長をサブミ
クロン化する必要がある。しかしながらゲート長をサブ
ミクロン化するとゲート電極金属の抵抗が大きくなり、
予期した程はFETの性能が改善されないという欠点があ
った。
（発明の目的） 本発明の目的は、このような従来の欠点を除去せしめた
半導体装置の製造方法を提供することにある。
半導体装置の製造方法を提供することにある。
（発明の構成） 本発明によれば、能動層を有する半導体ウェハー表面に
3300Åから3900Åの間の膜厚を有するゲート金属を蒸着
する工程と、互いに1.2μｍから1.7μｍ離れドレイン電
極となる部分とソース電極となる部分とが開口されたホ
トレジストパターンを形成する工程と、ゲート長が0.2
μｍから0.7μｍになるように前記ゲート金属をウェッ
トエッチする工程と、オーム性金属を前記半導体ウェハ
ー表面全体に蒸着しリフトオフする工程と、前記オーム
性金属を熱処理してオーム性電極とする工程とを含むこ
とを特徴とする半導体装置の製造方法が得られる。
3300Åから3900Åの間の膜厚を有するゲート金属を蒸着
する工程と、互いに1.2μｍから1.7μｍ離れドレイン電
極となる部分とソース電極となる部分とが開口されたホ
トレジストパターンを形成する工程と、ゲート長が0.2
μｍから0.7μｍになるように前記ゲート金属をウェッ
トエッチする工程と、オーム性金属を前記半導体ウェハ
ー表面全体に蒸着しリフトオフする工程と、前記オーム
性金属を熱処理してオーム性電極とする工程とを含むこ
とを特徴とする半導体装置の製造方法が得られる。
（実施例） 本発明は上述の構成をとることにより従来技術の問題点
を解決した。
を解決した。
第１図は短電極間FETの製造方法を示す図である。同図
（ａ）において能動層５を備えたGaAs基板１の表面に、
アルミニウム２が蒸着される。次に同図（ｂ）において
ソース電極およびドレイン電極となる部分以外を覆うよ
うにホトレジストパターン３を設けられる。さらに同図
（ｃ）においてアルミニウム２がケミカルエッチングさ
れゲート電極となる部12のみが残る。次に同図（ｄ）に
おいてオーム性金属金・ゲルマニウム−ニッケル４が蒸
着される。さらに同図（ｅ）においてリフトオフ法によ
り、ホトレジストとホトレジスト上のホーム性金属を除
去した後、熱処理するとソース電極15,ゲート電極12お
よびドレイン電極14を備えた短電極間FETが形成され
る。
（ａ）において能動層５を備えたGaAs基板１の表面に、
アルミニウム２が蒸着される。次に同図（ｂ）において
ソース電極およびドレイン電極となる部分以外を覆うよ
うにホトレジストパターン３を設けられる。さらに同図
（ｃ）においてアルミニウム２がケミカルエッチングさ
れゲート電極となる部12のみが残る。次に同図（ｄ）に
おいてオーム性金属金・ゲルマニウム−ニッケル４が蒸
着される。さらに同図（ｅ）においてリフトオフ法によ
り、ホトレジストとホトレジスト上のホーム性金属を除
去した後、熱処理するとソース電極15,ゲート電極12お
よびドレイン電極14を備えた短電極間FETが形成され
る。
第２図には第１図の方法で形成されたゲート電極の断面
形状が示されている、ケミカルエッチングでは、ほぼ等
方性エッチングとなるため、ゲートの側面の形状は図中
ＰおよびＰ′を中心とした円の弧となる。
形状が示されている、ケミカルエッチングでは、ほぼ等
方性エッチングとなるため、ゲートの側面の形状は図中
ＰおよびＰ′を中心とした円の弧となる。
そこでゲート金属の厚さをｔ、ゲート長lG、ホトレジス
トパターン長をＬとしてゲート金属の断面積Ａ（ｔ）を
表わすと、 のようになる。
トパターン長をＬとしてゲート金属の断面積Ａ（ｔ）を
表わすと、 のようになる。
（１）式を用いてゲート断面積のｔ依存性をゲート長が
1.0μｍの場合と0.5μｍの場合とについて計算した結果
を第３図に示す。ただし、両者ともゲート・ドレイン間
距離（三ゲート・ソース間距離）は0.5μｍ（一定）と
してある。図に示されたように従来多く使われてきた1.
0μｍゲート長の場合（lG＝1.0μｍ）はｔを6000Å近く
まで厚くしても、ゲート断面積はｔの増加とともに増大
している。このことは少なくともｔ＝6000Å程度まで
は、ｔの増加はゲート抵抗の低減に寄与することを示し
ている。
1.0μｍの場合と0.5μｍの場合とについて計算した結果
を第３図に示す。ただし、両者ともゲート・ドレイン間
距離（三ゲート・ソース間距離）は0.5μｍ（一定）と
してある。図に示されたように従来多く使われてきた1.
0μｍゲート長の場合（lG＝1.0μｍ）はｔを6000Å近く
まで厚くしても、ゲート断面積はｔの増加とともに増大
している。このことは少なくともｔ＝6000Å程度まで
は、ｔの増加はゲート抵抗の低減に寄与することを示し
ている。
しかしながらゲート長が0.5μｍの場合（lG＝0.5μｍ）
は、ｔが3600Å程度のときにゲート断面積が最大とな
り、ｔが3600Å程度より増加してもゲート断面積は大き
くならない。短電極FETの製造プロセスはゲート金属の
膜厚が厚い程難かしくなる。したがって従来のゲート長
が1.0μｍの場合と異なりゲート長が0.5μｍの場合はｔ
を3600Å程度以上にしてもプロセスが難かしくなるだけ
で何の利点もないことが分る。
は、ｔが3600Å程度のときにゲート断面積が最大とな
り、ｔが3600Å程度より増加してもゲート断面積は大き
くならない。短電極FETの製造プロセスはゲート金属の
膜厚が厚い程難かしくなる。したがって従来のゲート長
が1.0μｍの場合と異なりゲート長が0.5μｍの場合はｔ
を3600Å程度以上にしてもプロセスが難かしくなるだけ
で何の利点もないことが分る。
（発明の効果） 本発明においては、ドレイン電極となる部分とソース電
極となる部分の距離が1.2μｍから1.7μｍの場合、すな
わちゲート長が0.2μｍから0.7μｍの場合 は、ゲート金属の膜厚を3300Åから3900Åに設定するた
め、ゲート断面積を最も大きくすることができ、ゲート
抵抗を低減できる。さらにゲート金属膜厚を不必要に厚
くしないため、製造プロセスが容易になるという特徴を
有している。
極となる部分の距離が1.2μｍから1.7μｍの場合、すな
わちゲート長が0.2μｍから0.7μｍの場合 は、ゲート金属の膜厚を3300Åから3900Åに設定するた
め、ゲート断面積を最も大きくすることができ、ゲート
抵抗を低減できる。さらにゲート金属膜厚を不必要に厚
くしないため、製造プロセスが容易になるという特徴を
有している。
なお、本発明の適応はGaAs MES FETに限らず、AlGaAs−
GaAs等のヘテロ構造から成る２次元電子ガスFETも含
む。
GaAs等のヘテロ構造から成る２次元電子ガスFETも含
む。
第１図は短電極間FETの製造プロセス、第２図はゲート
断面形状、第３図はAl膜厚とゲート電極断面積の関係を
説明するための図である。図において１はGaAs基板、２
はアルミニウム、３はホトレジスト、４は金・ゲルマニ
ウム−ニッケル５は能動層である。
断面形状、第３図はAl膜厚とゲート電極断面積の関係を
説明するための図である。図において１はGaAs基板、２
はアルミニウム、３はホトレジスト、４は金・ゲルマニ
ウム−ニッケル５は能動層である。
Claims (1)
- 【請求項１】能動層を有する半導体ウェハー表面に、33
00Åから3900Åの間の膜厚を有するゲート金属を蒸着す
る工程と、互いに1.2μｍから1.7μｍ離れたドレイン電
極となる部分とソース電極となる部分が開口されたホト
レジストパターンを形成する工程と、ゲート長が0.2μ
ｍから0.7μｍになるように前記ゲート金属をウェット
エッチする工程と、オーム性金属を前記半導体ウェハー
表面全体に蒸着しリフトオフする工程と、前記オーム性
金属を熱処理してオーム性電極とする工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120412A JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120412A JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263479A JPS60263479A (ja) | 1985-12-26 |
| JPH0789558B2 true JPH0789558B2 (ja) | 1995-09-27 |
Family
ID=14785579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120412A Expired - Lifetime JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789558B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631750B2 (ja) * | 1972-11-10 | 1981-07-23 | ||
| JPS5750478A (en) * | 1980-09-12 | 1982-03-24 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-06-12 JP JP59120412A patent/JPH0789558B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60263479A (ja) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778600B2 (ja) | 半導体装置の製造方法 | |
| US6717192B2 (en) | Schottky gate field effect transistor | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPH05121448A (ja) | 化合物半導体装置及びその製造方法 | |
| US5231040A (en) | Method of making a field effect transistor | |
| JPH0789558B2 (ja) | 半導体装置の製造方法 | |
| JPH1079396A (ja) | 電界効果トランジスタの製造方法 | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPS6239834B2 (ja) | ||
| JPS6161549B2 (ja) | ||
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6161550B2 (ja) | ||
| JPH02285643A (ja) | 半導体装置の製造方法 | |
| JPS60198869A (ja) | 半導体装置の製造方法 | |
| JPS62260370A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03233942A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04239733A (ja) | 半導体装置およびその製造方法 | |
| JPH03203246A (ja) | 半導体装置の製造方法 | |
| JPS6318678A (ja) | 半導体装置の製造方法 |