JPS60263479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60263479A JPS60263479A JP59120412A JP12041284A JPS60263479A JP S60263479 A JPS60263479 A JP S60263479A JP 59120412 A JP59120412 A JP 59120412A JP 12041284 A JP12041284 A JP 12041284A JP S60263479 A JPS60263479 A JP S60263479A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- metal film
- become
- ohmic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置の製造方法に関するものである。
（従来技術とその問題点）
近年ＩＪ ａ Ａ Ｓ等の化合物￥−導体を用いた超高
周仮ディスクＩＪ−ト１ｌＥｆｉｌ、アナログ集積回路
、ディジタル集積回路の研死開発が活発に行なわれてい
る。
周仮ディスクＩＪ−ト１ｌＥｆｉｌ、アナログ集積回路
、ディジタル集積回路の研死開発が活発に行なわれてい
る。
これらの高性能デバイスを歩留りよく製造するためにグ
ー≠づ−ス・ドレインτセルファラインで形成する短電
極間Ｆｎｒが、吉塚らによって電子通信学会電子デバイ
ス研冗会（１９８１年７月２２日、資料番号ＥＤ ８ｌ
−４９）に「イオン注入によるル巾型ＧａＡｓ ＩｃＪ
と題して発表されている。この短電極間ＦＥＴを一層高
周波化、高速化するためにはＰＥＴのゲート長をサブミ
クロン化する必要がある。
ー≠づ−ス・ドレインτセルファラインで形成する短電
極間Ｆｎｒが、吉塚らによって電子通信学会電子デバイ
ス研冗会（１９８１年７月２２日、資料番号ＥＤ ８ｌ
−４９）に「イオン注入によるル巾型ＧａＡｓ ＩｃＪ
と題して発表されている。この短電極間ＦＥＴを一層高
周波化、高速化するためにはＰＥＴのゲート長をサブミ
クロン化する必要がある。
しかしながらゲート長をサブミクロン化するとゲート電
極金属の抵抗が大きくなり、予期した程はＦ ＥＴの性
能が改善されないという欠点があった。
極金属の抵抗が大きくなり、予期した程はＦ ＥＴの性
能が改善されないという欠点があった。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめた
半導体装置の製造方法を提供することにある。
半導体装置の製造方法を提供することにある。
（発明の構成）
本発明によれば、能動層を有する半導体ウェ／〜ｆ表面
に３３０ＯＡから３９００＾の間の膜厚を有するゲート
金属を蒸着する工程と、互いに１２μｍから１．７μｍ
離れドレイン電極となる部分とソース電極となる部分と
が開口されたホトレジストパターンを形成する工程と、
ゲート長が０２μｍから０７μｍになるように前記ゲー
ト金属をウェットエッチする工程と、オーム性金属を前
記半導体ウェハー表面全体に蒸着しリフトオフする工程
と、前記オームｌ性金属を熱処理してオーム性電極とす
る工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
に３３０ＯＡから３９００＾の間の膜厚を有するゲート
金属を蒸着する工程と、互いに１２μｍから１．７μｍ
離れドレイン電極となる部分とソース電極となる部分と
が開口されたホトレジストパターンを形成する工程と、
ゲート長が０２μｍから０７μｍになるように前記ゲー
ト金属をウェットエッチする工程と、オーム性金属を前
記半導体ウェハー表面全体に蒸着しリフトオフする工程
と、前記オームｌ性金属を熱処理してオーム性電極とす
る工程とを含むことを特徴とする半導体装置の製造方法
が得られる。
（実施例）
本発明は上述の構成をとることによシ従来技術の問題点
を解決した。
を解決した。
第１図は短電極間ＦＥＴの製造方法を示す図で１ ある
。同図（α）において能動層５を備えたＧ ａ Ａ ｓ
基板１の表面に、アルミニウム２が蒸着される。次に同
図（ｂ）においてソース電極およびドレイン電極（３） と々る部分以外を榎うようにホトレジストパターン３を
設けられる。ざらに同図（Ｃ）においてアルミニウム２
がケミカルエツチングされゲート電極となる部１２のみ
が残る。次に同図（ｄ）においてオーム住金属金・ゲル
マニウム−ニッケル４が蒸着すれる。さらに同図（ｅ）
においてリフトオフ法により、ホトレジストとホトレジ
スト上のホーム性金属を除去した後、熱処理するとソー
ス電極１５．ゲート電極１２およびドレイン電極１４を
備えた短電極間ＦＥＴが形成される。
。同図（α）において能動層５を備えたＧ ａ Ａ ｓ
基板１の表面に、アルミニウム２が蒸着される。次に同
図（ｂ）においてソース電極およびドレイン電極（３） と々る部分以外を榎うようにホトレジストパターン３を
設けられる。ざらに同図（Ｃ）においてアルミニウム２
がケミカルエツチングされゲート電極となる部１２のみ
が残る。次に同図（ｄ）においてオーム住金属金・ゲル
マニウム−ニッケル４が蒸着すれる。さらに同図（ｅ）
においてリフトオフ法により、ホトレジストとホトレジ
スト上のホーム性金属を除去した後、熱処理するとソー
ス電極１５．ゲート電極１２およびドレイン電極１４を
備えた短電極間ＦＥＴが形成される。
第２図には第１図の方法で形成されたゲート電極の断面
形状が示されている。ケミカルエツチングでは、はぼ等
方性エツチングとなるため、ゲートの側面の形状は図中
ＰおよびＰ′を中心とした円の弧となる。
形状が示されている。ケミカルエツチングでは、はぼ等
方性エツチングとなるため、ゲートの側面の形状は図中
ＰおよびＰ′を中心とした円の弧となる。
そこでゲート金属の厚さを１１ゲート長ｔＧ１ホトレジ
ストパターン長をＬとしてゲート金属の断面積Ａ （ｔ
）を表わすと、 のようになる。
ストパターン長をＬとしてゲート金属の断面積Ａ （ｔ
）を表わすと、 のようになる。
（１）式を用いてゲート断面積のｔ依存性をゲート長が
１．０μｍの場合と０．５μｍの場合とについて計算し
た結果を第３図に示す。ただし、両者ともゲート・ドレ
イン間距ＩＩＩ（三ゲート・ソース間距離）は９．５ａ
ｍ（一定）としである。図に示されたように従来多く使
われてきた１、ＯＩＪｍゲート長の場合（ｔｏ＝１．０
μｍ）はｔを６０００Ａ近くまで厚くしても、ゲート断
面積はｔの増加とともに増大している。
１．０μｍの場合と０．５μｍの場合とについて計算し
た結果を第３図に示す。ただし、両者ともゲート・ドレ
イン間距ＩＩＩ（三ゲート・ソース間距離）は９．５ａ
ｍ（一定）としである。図に示されたように従来多く使
われてきた１、ＯＩＪｍゲート長の場合（ｔｏ＝１．０
μｍ）はｔを６０００Ａ近くまで厚くしても、ゲート断
面積はｔの増加とともに増大している。
このことは少なくともｔ＝６０００Ａ程度までは、ｔの
増加はゲート抵抗の低減に寄与することを示している。
増加はゲート抵抗の低減に寄与することを示している。
しかしながらゲート長が０５μｍの場合（ｔＧ＝９．５
Ａｍ）は、ｔが３６０ＯＡ程度のときにゲート断面積が
最大となシ、ｔが３６０ＯＡ程度より増加してもゲート
断面積は大きくならない。短電極ＦＥＴの製造プロセス
はゲート金属の膜厚が厚い程難かしくなる。したがって
従来のゲート長が１．０μｍの場合と異なりゲート長が
０５μｍの場合はｔを３６００Ａ程度以上にしてもプロ
セスが難かしくなるだけで何の利点もないことが分る。
Ａｍ）は、ｔが３６０ＯＡ程度のときにゲート断面積が
最大となシ、ｔが３６０ＯＡ程度より増加してもゲート
断面積は大きくならない。短電極ＦＥＴの製造プロセス
はゲート金属の膜厚が厚い程難かしくなる。したがって
従来のゲート長が１．０μｍの場合と異なりゲート長が
０５μｍの場合はｔを３６００Ａ程度以上にしてもプロ
セスが難かしくなるだけで何の利点もないことが分る。
（発明の効果）
本発明においては、ドレイン電極となる部分とソース電
極となる部分の距離が１．２μｍから１．７μｍの場合
、すなわちゲート長が０２μｍから０．７μｍの膜厚を
３３０ＯＮから３９００Ｘに設定するため、ゲート断面
積を最も大きくすることができ、ゲート抵抗を低減でき
る。さらにゲート金属膜厚を不必要に厚くしないため、
製造プロセスが容易になるという特徴を有している。
極となる部分の距離が１．２μｍから１．７μｍの場合
、すなわちゲート長が０２μｍから０．７μｍの膜厚を
３３０ＯＮから３９００Ｘに設定するため、ゲート断面
積を最も大きくすることができ、ゲート抵抗を低減でき
る。さらにゲート金属膜厚を不必要に厚くしないため、
製造プロセスが容易になるという特徴を有している。
なお、本発明の適応はＧａＡｓ ＭＥＳ ＦＥＴ Ｋ限
らず。
らず。
んｆｌａＡｓ−ＧａＡｓ等のへテロ構造から成る２次元
電子ガスＰＥＴも含む。
電子ガスＰＥＴも含む。
【図面の簡単な説明】
第１図は短電極間ＦＥＴの製造プロセス、第２図はゲー
ト断面形状、第３図はＡｔ膜厚とゲート電極断面積の関
係を説明するための図である。図において１はＧ ａＡ
ｓ基板、２はアルミニウム、３はホトレジスト、４は
金・ゲルマニウム一二ッヶル５は能動層である。 代匪人弁理士内原 、普 ゛ こ ／ 教 ４０３−
ト断面形状、第３図はＡｔ膜厚とゲート電極断面積の関
係を説明するための図である。図において１はＧ ａＡ
ｓ基板、２はアルミニウム、３はホトレジスト、４は
金・ゲルマニウム一二ッヶル５は能動層である。 代匪人弁理士内原 、普 ゛ こ ／ 教 ４０３−
Claims (1)
- 能動層を有する半導体ウエノ・−表面に、３３００Ａか
ら３９００にの間の膜厚を有するゲート金属を蒸着する
工程と、互いに１．２μｍから１．７μｍ離れたドレイ
ン電極となる部分とソース電極となる部分が開口された
ホトレジストパターンを形成する工程と、ゲート長が０
２μｍから０．７μｍになるように前記ゲート金属をウ
ェットエッチする工程と、オーム性金属を前記半導体ウ
ェノ）−表面全体に蒸着しリフトオフする工程と、前記
オーム性金属を熱処理してオーム性電（血とする工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120412A JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120412A JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263479A true JPS60263479A (ja) | 1985-12-26 |
| JPH0789558B2 JPH0789558B2 (ja) | 1995-09-27 |
Family
ID=14785579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120412A Expired - Lifetime JPH0789558B2 (ja) | 1984-06-12 | 1984-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789558B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4971874A (ja) * | 1972-11-10 | 1974-07-11 | ||
| JPS5750478A (en) * | 1980-09-12 | 1982-03-24 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-06-12 JP JP59120412A patent/JPH0789558B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4971874A (ja) * | 1972-11-10 | 1974-07-11 | ||
| JPS5750478A (en) * | 1980-09-12 | 1982-03-24 | Nec Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789558B2 (ja) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JP3249446B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6252957B2 (ja) | ||
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0523497B2 (ja) | ||
| JP3075245B2 (ja) | 化合物半導体の製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0789558B2 (ja) | 半導体装置の製造方法 | |
| JPH0529613A (ja) | 量子細線素子の製造方法 | |
| JPH09321316A (ja) | 電界効果トランジスタ，及びその製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS6239834B2 (ja) | ||
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JP2555950B2 (ja) | 半導体装置の製造方法 | |
| JPH03233942A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62260370A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0523496B2 (ja) | ||
| JPH04217329A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0233939A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0439772B2 (ja) | ||
| JPH06104427A (ja) | 半導体装置及びその製造方法 |