JPH0789562B2 - 集積回路の素子分離方法 - Google Patents
集積回路の素子分離方法Info
- Publication number
- JPH0789562B2 JPH0789562B2 JP60246662A JP24666285A JPH0789562B2 JP H0789562 B2 JPH0789562 B2 JP H0789562B2 JP 60246662 A JP60246662 A JP 60246662A JP 24666285 A JP24666285 A JP 24666285A JP H0789562 B2 JPH0789562 B2 JP H0789562B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- element isolation
- forming
- integrated circuit
- channel cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 集積回路の素子分離法として、素子分離溝埋込型が高集
積度ICに多く用いられている。この構造においても素子
分離溝を取り巻く基板内面に動作時に反転層を生じ素子
間リークを発生する問題があり、通常チャネルカットを
形成する。本発明は特性の良好なチャネルカットを簡単
に形成する方法を述べる。
積度ICに多く用いられている。この構造においても素子
分離溝を取り巻く基板内面に動作時に反転層を生じ素子
間リークを発生する問題があり、通常チャネルカットを
形成する。本発明は特性の良好なチャネルカットを簡単
に形成する方法を述べる。
本発明は、集積回路の素子分離溝の周囲に形成するチャ
ネルカットの形成方法にに関する。
ネルカットの形成方法にに関する。
集積回路の各素子を分離する方法として、pn接合分離
法、酸化膜分離法、埋込型素子分離法等が用いられてい
るが、高集積度のICでは埋込型素子分離法が多く用いら
れつつある。
法、酸化膜分離法、埋込型素子分離法等が用いられてい
るが、高集積度のICでは埋込型素子分離法が多く用いら
れつつある。
埋込型素子分離法は、基板に断面Ｖ字型あるいは基板面
に垂直なＵ字型溝を形成した後、その内面に酸化膜を形
成してポリシリコンを埋込む構造である。
に垂直なＵ字型溝を形成した後、その内面に酸化膜を形
成してポリシリコンを埋込む構造である。
然し、この構造のみでは動作時に分離溝の上面に形成さ
れる配線層の電位の影響を受けて、分離溝の周辺に接す
る基板面に反転層を生じ、同一素子の電極間あるいは隣
接素子との電極間にリーク電流を発生することがある。
れる配線層の電位の影響を受けて、分離溝の周辺に接す
る基板面に反転層を生じ、同一素子の電極間あるいは隣
接素子との電極間にリーク電流を発生することがある。
これを防止するためのチャネルカットあるいはチャネル
ストップと呼ばれる溝に接する基板面に高濃度不純物層
を形成する。
ストップと呼ばれる溝に接する基板面に高濃度不純物層
を形成する。
然し、この不純物領域の形成をイオン打込みによる場
合、チャネルカットを分離溝の周囲全面に一様に形成出
来ない問題があり改善が要望されている。
合、チャネルカットを分離溝の周囲全面に一様に形成出
来ない問題があり改善が要望されている。
従来の技術によるＵ字型素子分離溝にチャネルカットを
形成する工程を第２図により詳細説明する。
形成する工程を第２図により詳細説明する。
ｐ型基板１を用いて、酸化膜２と窒化膜３を積層する。
分離溝形成領域４上の酸化膜と窒化膜をエッチング除去
して開口する。
分離溝形成領域４上の酸化膜と窒化膜をエッチング除去
して開口する。
異方性エッチング（RIE法）により上記分離溝形成領域
にＵ字型溝５を形成する。
にＵ字型溝５を形成する。
次いで、ボロンＢのイオン打込みを行う。イオン打込み
で注入されるイオンには方向性があり、第２図に如き形
状のＵ字型溝５では溝の底面を囲む周辺領域６に大部分
が注入されアニール後p+チャネルカット７が形成され
る。
で注入されるイオンには方向性があり、第２図に如き形
状のＵ字型溝５では溝の底面を囲む周辺領域６に大部分
が注入されアニール後p+チャネルカット７が形成され
る。
その後、Ｕ字型溝の内面に酸化膜８を形成し、ポリシリ
コン９を埋込んで平坦化を行う工程については説明を省
略する。
コン９を埋込んで平坦化を行う工程については説明を省
略する。
上記に述べた、従来の技術によるチャネルカット形成方
法では、不純物拡散領域が溝の底面の周辺領域６に限定
されることである。
法では、不純物拡散領域が溝の底面の周辺領域６に限定
されることである。
そのため、基板上に配線部が形成され、この集積回路を
動作させた時、分離溝のp+チャネルカット７以外の周辺
領域でｎ型の反転層を生じ、素子電極間あるいは隣接素
子との間にリーク電流を発生するという問題を生じる。
動作させた時、分離溝のp+チャネルカット７以外の周辺
領域でｎ型の反転層を生じ、素子電極間あるいは隣接素
子との間にリーク電流を発生するという問題を生じる。
上記問題点は、集積回路の素子分離溝形成工程におい
て、分離溝を形成した後、該溝の内面に第１の酸化膜を
形成し、B2O3を含むSOGを塗布して、該溝の底部を部分
的に埋込み乾燥する工程と、該溝の内面に第２の酸化膜
を形成して、B2O3とP2O5を含むSOGを塗布して、該溝を
全面的に埋込み乾燥する工程と、熱処理により該溝の周
辺にｐ＋拡散領域を形成する工程を含む集積回路の素子
分離方法によって解決される。
て、分離溝を形成した後、該溝の内面に第１の酸化膜を
形成し、B2O3を含むSOGを塗布して、該溝の底部を部分
的に埋込み乾燥する工程と、該溝の内面に第２の酸化膜
を形成して、B2O3とP2O5を含むSOGを塗布して、該溝を
全面的に埋込み乾燥する工程と、熱処理により該溝の周
辺にｐ＋拡散領域を形成する工程を含む集積回路の素子
分離方法によって解決される。
チャネルカットの不純物領域の形成を、分離溝を埋込ん
だB2O3を含んだSOGからのＢの熱拡散により行ってい
る。
だB2O3を含んだSOGからのＢの熱拡散により行ってい
る。
そのため不純物量のコントロールが容易であり、チャネ
ルカットの形成と分離溝の埋込みを同時に行うことが可
能となる。
ルカットの形成と分離溝の埋込みを同時に行うことが可
能となる。
上記B2O3を含んだSOGによる溝の埋込みを２工程に分離
して、最初にB2O3のみを含むSOGを用いて部分的に分離
溝を埋込み、次の工程でB2O3とP2O5とを含むSOGで埋込
み、後工程でのエッチングレートを小さくして平坦化作
業を容易とすることが出来る。
して、最初にB2O3のみを含むSOGを用いて部分的に分離
溝を埋込み、次の工程でB2O3とP2O5とを含むSOGで埋込
み、後工程でのエッチングレートを小さくして平坦化作
業を容易とすることが出来る。
また本発明の方法で、チャネルカット領域のプロファイ
ルのコントロールも容易となる。
ルのコントロールも容易となる。
本発明による一実施例を第１図により第３図の従来技術
と比較して詳細説明する。
と比較して詳細説明する。
第１図において、Ｕ字型素子分離溝５の形成工程迄は従
来の技術の項で説明せる方法と特に変わらない。
来の技術の項で説明せる方法と特に変わらない。
先ず、前記溝５の内面に熱酸化により酸化膜８を200Å
形成する。
形成する。
次いで、従来技術第３図ではB2O3を混入せるSOG10を塗
布して溝を全面的に埋込む。SOG（Spin On Glass）はRn
Si（OH）4-nの成分を持つ液状の物質で、通常ウエハー
・プロセスでAl配線層のヒロックによる不良を防止する
のに用いられている。
布して溝を全面的に埋込む。SOG（Spin On Glass）はRn
Si（OH）4-nの成分を持つ液状の物質で、通常ウエハー
・プロセスでAl配線層のヒロックによる不良を防止する
のに用いられている。
約450℃でN2ガス中にてアニールすることにより上記塗
布された材料は乾燥固化する。更に、約950℃の温度でN
2ガス中にてアニールすることによりp+拡散領域として
のチャネルカット13が形成される。
布された材料は乾燥固化する。更に、約950℃の温度でN
2ガス中にてアニールすることによりp+拡散領域として
のチャネルカット13が形成される。
上記従来術第３図の方法では、素子分離溝に埋込まれた
B2O3を含むSOGはエッチング・レートが大であり、平坦
化プロセスで問題があるので埋込み工程を２工程に分離
することにより、作業性が改善される。
B2O3を含むSOGはエッチング・レートが大であり、平坦
化プロセスで問題があるので埋込み工程を２工程に分離
することにより、作業性が改善される。
これを第１図によって説明する。素子分離溝が形成され
た後、B2O3を混入せるSOG10を塗布して溝を部分的に埋
込む。
た後、B2O3を混入せるSOG10を塗布して溝を部分的に埋
込む。
約450℃でN2ガス中にてアニールすることにより上記塗
布された材料は乾燥固化する。
布された材料は乾燥固化する。
次いで、再び熱酸化によりＵ字型溝の残された上部領域
に酸化膜11を約300Å形成する。
に酸化膜11を約300Å形成する。
更に、B2O3とP2O5を混入せるSOG12を塗布して、溝５を
完全に埋込み、前回と同様に熱処理して固化させる。
完全に埋込み、前回と同様に熱処理して固化させる。
以上の工程を経て、約950℃の温度でN2ガス中にてアニ
ールすることによりp+拡散領域としてのチャネルカット
13が形成される。
ールすることによりp+拡散領域としてのチャネルカット
13が形成される。
以上に説明せるごとく、本発明の分子分離溝の形成方法
を適用することにより所望のプロファイルをもったp+チ
ャネルカットの形成が可能で、然も、平坦化プロセスが
改善され、且、チャネルカットの形成と分離溝の埋込み
を同時に実施することが出来るので、工数の削減と品質
の向上に寄与する所大である。
を適用することにより所望のプロファイルをもったp+チ
ャネルカットの形成が可能で、然も、平坦化プロセスが
改善され、且、チャネルカットの形成と分離溝の埋込み
を同時に実施することが出来るので、工数の削減と品質
の向上に寄与する所大である。
第１図は本発明にかかわる素子分離溝の形成方法を説明
する断面図、 第２図及び第３図は従来の素子分離溝の形成方法を説明
する断面図、 を示す。 図面において、 １はｐ型基板、 2,8,11は酸化膜、 ３は窒化膜、 ４は分離溝形成領域、 ５はＵ字型素子分離溝、 ６は溝底面の周辺領域、 7,13はチャネルカット（p+拡散領域）、 ９はポリシリコン、 10はB2O3を含むSOG、 12はB2O3とP2O5を含むSOG、 をそれぞれ示す。
する断面図、 第２図及び第３図は従来の素子分離溝の形成方法を説明
する断面図、 を示す。 図面において、 １はｐ型基板、 2,8,11は酸化膜、 ３は窒化膜、 ４は分離溝形成領域、 ５はＵ字型素子分離溝、 ６は溝底面の周辺領域、 7,13はチャネルカット（p+拡散領域）、 ９はポリシリコン、 10はB2O3を含むSOG、 12はB2O3とP2O5を含むSOG、 をそれぞれ示す。
Claims (1)
- 【請求項１】集積回路の素子分離溝形成工程において、
分離溝（５）を形成した後、 該溝の内面に第１の酸化膜（８）を形成し、B2O3を含む
SOG（10）を塗布して、該溝の底部を部分的に埋込み乾
燥する工程と、 該溝の内面に第２の酸化膜（11）を形成して、B2O3とP2
O5を含むSOG（12）を塗布して、該溝を全面的に埋込み
乾燥する工程と、 熱処理により該溝の周辺にｐ＋拡散領域（13）を形成す
る工程を含むことを特徴とする集積回路の素子分離方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246662A JPH0789562B2 (ja) | 1985-11-01 | 1985-11-01 | 集積回路の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246662A JPH0789562B2 (ja) | 1985-11-01 | 1985-11-01 | 集積回路の素子分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62106645A JPS62106645A (ja) | 1987-05-18 |
| JPH0789562B2 true JPH0789562B2 (ja) | 1995-09-27 |
Family
ID=17151751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246662A Expired - Lifetime JPH0789562B2 (ja) | 1985-11-01 | 1985-11-01 | 集積回路の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789562B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1225631B (it) * | 1988-11-16 | 1990-11-22 | Sgs Thomson Microelectronics | Rastremazione di fori attraverso strati dielettrici per formare contatti in dispositivi integrati. |
| US5308790A (en) * | 1992-10-16 | 1994-05-03 | Ncr Corporation | Selective sidewall diffusion process using doped SOG |
| US5435888A (en) * | 1993-12-06 | 1995-07-25 | Sgs-Thomson Microelectronics, Inc. | Enhanced planarization technique for an integrated circuit |
| US6284584B1 (en) * | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
| US6737333B2 (en) * | 2001-07-03 | 2004-05-18 | Texas Instruments Incorporated | Semiconductor device isolation structure and method of forming |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182537A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6037142A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 半導体装置 |
-
1985
- 1985-11-01 JP JP60246662A patent/JPH0789562B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62106645A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JPH10189713A (ja) | 半導体素子隔離構造及びその形成方法 | |
| US6784042B2 (en) | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well | |
| US8008205B2 (en) | Methods for producing a semiconductor device having planarization films | |
| JPH08203994A (ja) | 半導体装置およびその製造方法 | |
| JPH0279445A (ja) | 素子分離領域の形成方法 | |
| JPH1174340A (ja) | 半導体装置の製造方法 | |
| JPH0586673B2 (ja) | ||
| US6544861B2 (en) | Method for forming isolation trench | |
| US6433400B1 (en) | Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure | |
| JPH10321716A (ja) | 半導体装置及びその製造方法 | |
| US4903107A (en) | Buried oxide field isolation structure with composite dielectric | |
| JPH0789562B2 (ja) | 集積回路の素子分離方法 | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JPH0969609A (ja) | 埋込素子分離基板およびその製造方法 | |
| KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
| JPH11195701A (ja) | 半導体装置及びその製造方法 | |
| JPH11340316A (ja) | アニ―リングを用いたトレンチ型素子分離膜形成方法 | |
| JPH0334656B2 (ja) | ||
| KR20030088627A (ko) | 덴트에 의한 악영향이 배제된 얕은 트렌치 소자 분리 제조방법 | |
| JPH01134947A (ja) | 半導体装置の製造方法 | |
| JPS6376480A (ja) | 半導体装置及びその製造方法 | |
| JPH01196847A (ja) | 半導体装置及びその製造方法 | |
| JPH11297816A (ja) | 半導体装置の製造方法 | |
| JPH09172060A (ja) | トレンチ素子分離構造を備えた半導体装置及びその製造方法 |