JPH0793396B2 - 電子部品の基板への取り付け方法 - Google Patents
電子部品の基板への取り付け方法Info
- Publication number
- JPH0793396B2 JPH0793396B2 JP3039298A JP3929891A JPH0793396B2 JP H0793396 B2 JPH0793396 B2 JP H0793396B2 JP 3039298 A JP3039298 A JP 3039298A JP 3929891 A JP3929891 A JP 3929891A JP H0793396 B2 JPH0793396 B2 JP H0793396B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- mounting
- source terminal
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の基板への取
り付け方法に関し、特に電子部品の電極のひとつが接地
方式になっている部品、例えばＦＥＴ（Field Effect T
ransistor） を混成集積回路基板に搭載する場合の取り
付け方法に関する。
り付け方法に関し、特に電子部品の電極のひとつが接地
方式になっている部品、例えばＦＥＴ（Field Effect T
ransistor） を混成集積回路基板に搭載する場合の取り
付け方法に関する。
【０００２】
【従来の技術】電子部品であって、その電極の一つを接
地して使用することが多い電子部品の一つに、例えば前
述のＦＥＴがある。ＦＥＴは、他のトタンジスタと組み
合わせて使用する場合もあるから、常に接地して使用す
るとは限らないが、例えばソースを接地し、ソース接地
増幅回路として使用する場合が多い。ＦＥＴには接合形
ＦＥＴとＭＯＳ−ＦＥＴがあり、いずれもソース、ドレ
イン、ゲートの各電極を持っていて、接合形トランジス
タのエミッタ、コレクタ、ベースに相当する。
地して使用することが多い電子部品の一つに、例えば前
述のＦＥＴがある。ＦＥＴは、他のトタンジスタと組み
合わせて使用する場合もあるから、常に接地して使用す
るとは限らないが、例えばソースを接地し、ソース接地
増幅回路として使用する場合が多い。ＦＥＴには接合形
ＦＥＴとＭＯＳ−ＦＥＴがあり、いずれもソース、ドレ
イン、ゲートの各電極を持っていて、接合形トランジス
タのエミッタ、コレクタ、ベースに相当する。
【０００３】ＦＥＴの概略を図２（Ａ）、（Ｂ）に示
す。４はＦＥＴである電子部品の本体を表している。Ｇ
はゲート端子、Ｄはドレイン端子、Ｓはソース端子であ
る。ソース端子Ｓは一般に接地して使用されることが多
く、これを基板上に搭載する場合、従来は図３に示すよ
うな方法がとられていた。すなわち、ソース端子Ｓを接
地するために、混成集積回路基板８に穴部１２を設け、
放熱板６にソース端子Ｓが接する構成をとっていた。こ
こで１０はシールドケースであり、使用状態では放熱板
６と共に接地される。この場合の基板面の拡大図を図４
に示した。電子部品４が搭載される部分をくり抜いてソ
ース端子Ｓが放熱板に直接接するようにしている。その
接合は例えば半田付けなどの方法によって行われる。
す。４はＦＥＴである電子部品の本体を表している。Ｇ
はゲート端子、Ｄはドレイン端子、Ｓはソース端子であ
る。ソース端子Ｓは一般に接地して使用されることが多
く、これを基板上に搭載する場合、従来は図３に示すよ
うな方法がとられていた。すなわち、ソース端子Ｓを接
地するために、混成集積回路基板８に穴部１２を設け、
放熱板６にソース端子Ｓが接する構成をとっていた。こ
こで１０はシールドケースであり、使用状態では放熱板
６と共に接地される。この場合の基板面の拡大図を図４
に示した。電子部品４が搭載される部分をくり抜いてソ
ース端子Ｓが放熱板に直接接するようにしている。その
接合は例えば半田付けなどの方法によって行われる。
【０００４】
【発明が解決しようとする課題】前記従来技術のように
して電子部品を搭載する場合、混成集積回路基板８に穴
部１２を設け、穴を通してソース端子Ｓが放熱板に接す
るようにしている。従って、基板上に穴を明ける工程が
必要であり、また、穴部を形成することで、基板上に形
成する配線のパターン配置が制限を受ける。基板面に余
裕がある場合は問題ないが、高集積化されるに従って配
線パターンを決める際の制約条件となる。このため、で
きることなら基板スペースを一般の電子部品を搭載した
のと同じように利用でき、しかもソース端子を接地する
ことができる電子部品の取り付け方法が要望される。本
発明の目的はこれらの問題を解決し、従来と同じように
配線パターンを決めることができ、さらにソース端子は
確実に接地することができる電子部品の取り付け方法を
提供することにある。
して電子部品を搭載する場合、混成集積回路基板８に穴
部１２を設け、穴を通してソース端子Ｓが放熱板に接す
るようにしている。従って、基板上に穴を明ける工程が
必要であり、また、穴部を形成することで、基板上に形
成する配線のパターン配置が制限を受ける。基板面に余
裕がある場合は問題ないが、高集積化されるに従って配
線パターンを決める際の制約条件となる。このため、で
きることなら基板スペースを一般の電子部品を搭載した
のと同じように利用でき、しかもソース端子を接地する
ことができる電子部品の取り付け方法が要望される。本
発明の目的はこれらの問題を解決し、従来と同じように
配線パターンを決めることができ、さらにソース端子は
確実に接地することができる電子部品の取り付け方法を
提供することにある。
【０００５】
【問題点を解決するための手段】前記問題点を解決する
ために、本発明では、接地電極面を有する電子部品を混
成集積回路板に搭載する方法において、前記電子部品の
接地電極面を前記基板面と反対方向に向けて同電子部品
を基板上に載置し、前記電子部品の他の電極端子を前記
基板の配線パターンに接触させて接続し、前記部品の接
地面をシールドケースに接続してなることを特徴とする
電子部品の基板への取り付け方法を提供する。この場合
に、前記電子部品の接地電極を、シールド補助板を介し
てシールドケースに接続することもできる。
ために、本発明では、接地電極面を有する電子部品を混
成集積回路板に搭載する方法において、前記電子部品の
接地電極面を前記基板面と反対方向に向けて同電子部品
を基板上に載置し、前記電子部品の他の電極端子を前記
基板の配線パターンに接触させて接続し、前記部品の接
地面をシールドケースに接続してなることを特徴とする
電子部品の基板への取り付け方法を提供する。この場合
に、前記電子部品の接地電極を、シールド補助板を介し
てシールドケースに接続することもできる。
【０００６】
【作用】前記のように、電子部品のソース端子はシール
ドケースに接合されるが、シールドケース自身も放熱版
と共に接地されるから、ソース端子が接地されることに
おいては従来の取付方法と実質的に同じである。そのう
え基板に穴部がないために、配線パターンの設計におい
ては穴による制約を受けない。
ドケースに接合されるが、シールドケース自身も放熱版
と共に接地されるから、ソース端子が接地されることに
おいては従来の取付方法と実質的に同じである。そのう
え基板に穴部がないために、配線パターンの設計におい
ては穴による制約を受けない。
【０００７】
【実施例】次に、本発明の実施例を図面を用いて詳細に
説明する。図５は本発明の実施例における電子部品４の
ドレイン端子Ｄ、ゲート端子Ｇの例を示す。まず、電子
部品４の両端子Ｄ、Ｇを図５のようにＬ字形に形成す
る。例えば従来のＦＥＴでは、図２（Ｂ）で示されたよ
うに、電子部品４のほぼ中央から端子Ｄ、Ｇが伸びてい
るが、図５の実施例では端子Ｄ、Ｇを上方に折り曲げ、
さらにその先端を電子部品４の面４ａの延長上に延びる
ように、Ｌ字形に折り曲げている。
説明する。図５は本発明の実施例における電子部品４の
ドレイン端子Ｄ、ゲート端子Ｇの例を示す。まず、電子
部品４の両端子Ｄ、Ｇを図５のようにＬ字形に形成す
る。例えば従来のＦＥＴでは、図２（Ｂ）で示されたよ
うに、電子部品４のほぼ中央から端子Ｄ、Ｇが伸びてい
るが、図５の実施例では端子Ｄ、Ｇを上方に折り曲げ、
さらにその先端を電子部品４の面４ａの延長上に延びる
ように、Ｌ字形に折り曲げている。
【０００８】図１は、図５のように端子Ｄ、Ｇを形成し
た電子部品４を実装した場合の例である。図１では図５
の電子部品４を上下に反転し、ソース端子Ｓ面が上に、
前記面４ａが下になるようにしている。そして、面４ａ
が回路基板８に接するように、電子部品４を載置し、端
子Ｇ、Ｄを回路基板８の配線パターンに接続する。一方
ソース端子Ｓ面はシールドケース１０に接続される。シ
ールドケース１０は図１に示すように放熱版６と一体に
なっていて、接地されているので、結局ソース端子Ｓも
接地される。図１の実装方法では、回路基板８に穴を開
ける必要がないので、配線パターンの決定や、部品の実
装配置について、穴の制約を受けない。これは部品の実
装設計を行う場合は特に重要なことである。図６はこの
方法で部品を実装した場合の、部分斜視図を示してい
る。端子Ｇは基板８の配線パターンに接続され、Ｓとシ
ールド板１０も接続されている。
た電子部品４を実装した場合の例である。図１では図５
の電子部品４を上下に反転し、ソース端子Ｓ面が上に、
前記面４ａが下になるようにしている。そして、面４ａ
が回路基板８に接するように、電子部品４を載置し、端
子Ｇ、Ｄを回路基板８の配線パターンに接続する。一方
ソース端子Ｓ面はシールドケース１０に接続される。シ
ールドケース１０は図１に示すように放熱版６と一体に
なっていて、接地されているので、結局ソース端子Ｓも
接地される。図１の実装方法では、回路基板８に穴を開
ける必要がないので、配線パターンの決定や、部品の実
装配置について、穴の制約を受けない。これは部品の実
装設計を行う場合は特に重要なことである。図６はこの
方法で部品を実装した場合の、部分斜視図を示してい
る。端子Ｇは基板８の配線パターンに接続され、Ｓとシ
ールド板１０も接続されている。
【０００９】図７は電子部品４を搭載する方法の他の実
施例について示している。２０はシールド補助板で、こ
の補助板２０によってソース端子Ｓが接地されているた
め、例えば、この状態で電子部品４の特性調整を行なう
ことができる。調整完了の後に、図８に示すように、補
助板２０の上にシールド板１０を接して被せ、これらを
半田付けする。シールド板１０に直接接地電極を半田付
けしてしまうと調整がやりにくいという問題があるが、
図７に示したように補助板２０を使うことによって、電
子部品４の調整をしやすくしている。
施例について示している。２０はシールド補助板で、こ
の補助板２０によってソース端子Ｓが接地されているた
め、例えば、この状態で電子部品４の特性調整を行なう
ことができる。調整完了の後に、図８に示すように、補
助板２０の上にシールド板１０を接して被せ、これらを
半田付けする。シールド板１０に直接接地電極を半田付
けしてしまうと調整がやりにくいという問題があるが、
図７に示したように補助板２０を使うことによって、電
子部品４の調整をしやすくしている。
【００１０】
【考案の効果】以上説明したように、本発明によると、
電子部品の取り付け方法を改善することによって、基板
上の配線パターンの設計に自由度が広がると共に、集積
度の向上、さらに生産性の向上を図ることもできる。
電子部品の取り付け方法を改善することによって、基板
上の配線パターンの設計に自由度が広がると共に、集積
度の向上、さらに生産性の向上を図ることもできる。
【図１】本発明の実施例を示す縦断側面図である。
【図２】電子部品４の概略を示す側面図を示す。
【図３】従来例を示す縦断側面図である。
【図４】従来例の回路基板の斜視図である。
【図５】本発明における電子部品の端子加工例を示す側
面図である。
面図である。
【図６】本発明の実施例を示す一部切欠斜視図である。
【図７】本発明の他の実施例を示すシールドケースを除
いた斜視図である。
いた斜視図である。
【図８】同実施例を示す縦断側面図である。
【符号の説明】 Ｇ ゲート端子 Ｄ ドレイン端子 Ｓ ソース端子 ４ 電子部品 ６ 放熱板 ８ 回路基板 １０ シールドケース ２０ シールド補助板
Claims (2)
- 【請求項１】 接地電極面を有する電子部品を混成集積
回路基板に搭載する方法において、前記電子部品の接地
電極面を前記基板面と反対方向に向けて同電子部品を基
板上に載置し、前記電子部品の他の電極端子を前記基板
の配線パターンに接触させて接続し、前記部品の接地面
をシールドケースに接続してなることを特徴とする電子
部品の基板への取り付け方法。 - 【請求項２】 前記請求項１において、前記電子部品の
接地電極を、シールド補助板を介してシールドケースに
接続してなることを特徴とする電子部品の基板への取り
付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039298A JPH0793396B2 (ja) | 1991-02-09 | 1991-02-09 | 電子部品の基板への取り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039298A JPH0793396B2 (ja) | 1991-02-09 | 1991-02-09 | 電子部品の基板への取り付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04257247A JPH04257247A (ja) | 1992-09-11 |
| JPH0793396B2 true JPH0793396B2 (ja) | 1995-10-09 |
Family
ID=12549229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039298A Expired - Lifetime JPH0793396B2 (ja) | 1991-02-09 | 1991-02-09 | 電子部品の基板への取り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793396B2 (ja) |
-
1991
- 1991-02-09 JP JP3039298A patent/JPH0793396B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04257247A (ja) | 1992-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JPS6052660U (ja) | プリント基板 | |
| JPH04257247A (ja) | 電子部品の基板への取り付け方法 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
| JPH0737320Y2 (ja) | 面実装形高周波小信号トランジスタ | |
| JP2871545B2 (ja) | プリント基板と金属筐体の接続構体 | |
| JPH0645494A (ja) | 半導体集積回路用パッケージ | |
| JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPH1022662A (ja) | １ | |
| JP2567964Y2 (ja) | 電子部品の端子構造 | |
| JPH056873U (ja) | 混成集積回路 | |
| JPH07211813A (ja) | 混成集積回路装置 | |
| JPH03192756A (ja) | 混成集積回路 | |
| JP2000228481A (ja) | 半導体集積回路 | |
| JPH0536843U (ja) | 集積回路用パツケージ | |
| JPS6068674U (ja) | 印刷配線基板 | |
| JPS6376446A (ja) | 半導体集積回路装置 | |
| JPH08204293A (ja) | 電子部品用基板構造 | |
| JPS5911450U (ja) | 集積回路素子の取付基板 | |
| JPS5842939U (ja) | 混成集積回路装置 | |
| JPS5972706U (ja) | チツプ部品と基板の位置決め構造 | |
| JPS59140446U (ja) | 混成集積回路用パツケ−ジ | |
| JPH0479470U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |