JPH0737320Y2 - 面実装形高周波小信号トランジスタ - Google Patents
面実装形高周波小信号トランジスタInfo
- Publication number
- JPH0737320Y2 JPH0737320Y2 JP1988136276U JP13627688U JPH0737320Y2 JP H0737320 Y2 JPH0737320 Y2 JP H0737320Y2 JP 1988136276 U JP1988136276 U JP 1988136276U JP 13627688 U JP13627688 U JP 13627688U JP H0737320 Y2 JPH0737320 Y2 JP H0737320Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- high frequency
- source
- type high
- mount type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、面実装形高周波小信号トランジスタに関す
る。
る。
従来の電界効果トランジスタ１では、第２図に示すよう
に、２つのソース端子2,ドレイン端子３およびゲート端
子４がそれぞれ、パッケージ５の下面からその下面に平
行な面内に延びるように引き出されている。
に、２つのソース端子2,ドレイン端子３およびゲート端
子４がそれぞれ、パッケージ５の下面からその下面に平
行な面内に延びるように引き出されている。
この電界効果トランジスタ１を図示しない回路基板上に
実装するとき、通常は面実装（surface mounting）する
が、ときには端子を基板に挿入したい場合がある。たと
えば、マイクロストリップ線路はその上面に信号線と部
品とを配し、裏面は接地面とされる。このようなマイク
ロストリップ線路に電界効果トランジスタ１を実装する
とき、そのまま面実装したのでは、どうしてもソースと
接地面との間に基板の厚みに相当する距離が生じる。そ
の距離によって寄生インダクタンスが生じるので、回路
性能が劣化する。
実装するとき、通常は面実装（surface mounting）する
が、ときには端子を基板に挿入したい場合がある。たと
えば、マイクロストリップ線路はその上面に信号線と部
品とを配し、裏面は接地面とされる。このようなマイク
ロストリップ線路に電界効果トランジスタ１を実装する
とき、そのまま面実装したのでは、どうしてもソースと
接地面との間に基板の厚みに相当する距離が生じる。そ
の距離によって寄生インダクタンスが生じるので、回路
性能が劣化する。
そこで、基板にスルーホールを形成し、第３図に示すよ
うにソース端子２を折り曲げて基板上のスルーホールに
ソース端子２を挿入して、ソース端子２と接地面とをは
んだ付することが考えられる。その方法によれば、接地
面とソース端子２とが極く近接してはんだ付されるの
で、前述の「距離」に伴うインダクタンスの発生、すな
わち回路性能の劣化は抑制できる。しかしながら、この
ようにソース端子２を折り曲げると、それは本来面実装
形に作られているので、どうしてもその折り曲げによっ
て湾曲部７が形成されてしまい、そこに寄生インダクタ
ンスが発生して、再び回路性能を低下させるという問題
点がある。
うにソース端子２を折り曲げて基板上のスルーホールに
ソース端子２を挿入して、ソース端子２と接地面とをは
んだ付することが考えられる。その方法によれば、接地
面とソース端子２とが極く近接してはんだ付されるの
で、前述の「距離」に伴うインダクタンスの発生、すな
わち回路性能の劣化は抑制できる。しかしながら、この
ようにソース端子２を折り曲げると、それは本来面実装
形に作られているので、どうしてもその折り曲げによっ
て湾曲部７が形成されてしまい、そこに寄生インダクタ
ンスが発生して、再び回路性能を低下させるという問題
点がある。
このような折り曲げ部分のインダクタンスを可及的小さ
くするためには、ソース端子２をパッケージに露出して
いる根元から折り曲げることが容易に考えられる。しか
しながら、そのように根元から折り曲げると、パッケー
ジにストレスが加わり、パッケージが破損するなどの別
の問題を惹起する。
くするためには、ソース端子２をパッケージに露出して
いる根元から折り曲げることが容易に考えられる。しか
しながら、そのように根元から折り曲げると、パッケー
ジにストレスが加わり、パッケージが破損するなどの別
の問題を惹起する。
それゆえに、この考案の主たる目的は、そのソースまた
はエミッタ端子を基板上のスルーホールに挿入して取り
付ける場合にも、パッケージに余計にストレスを加える
ことなしに、しかも回路性能が低下しない、面実装形高
周波小信号トランジスタを提供することである。
はエミッタ端子を基板上のスルーホールに挿入して取り
付ける場合にも、パッケージに余計にストレスを加える
ことなしに、しかも回路性能が低下しない、面実装形高
周波小信号トランジスタを提供することである。
この考案は、パッケージ下面からその下面に平行な面内
に延びるように引き出される少なくとも１つの端子を有
する、面実装形高周波小信号トランジスタにおいて、ソ
ースまたはエミッタ端子がパッケージ側面において固着
され、それによってソースまたはエミッタ端子がパッケ
ージの下面と直交する方向に引き出されかつドレインま
たはコレクタおよびゲートまたはベースの各端子はパッ
ケージ下面からその下面に平行な面内に延びるように引
き出されたことを特徴とする、面実装形高周波小信号ト
ランジスタである。
に延びるように引き出される少なくとも１つの端子を有
する、面実装形高周波小信号トランジスタにおいて、ソ
ースまたはエミッタ端子がパッケージ側面において固着
され、それによってソースまたはエミッタ端子がパッケ
ージの下面と直交する方向に引き出されかつドレインま
たはコレクタおよびゲートまたはベースの各端子はパッ
ケージ下面からその下面に平行な面内に延びるように引
き出されたことを特徴とする、面実装形高周波小信号ト
ランジスタである。
ソースまたはエミッタ端子が始めからパッケージの下面
と直交する方向に延びるように引き出されているので、
ソースまたはエミッタ端子のみを基板のスルーホールに
挿入する場合でも、ソースまたはエミッタ端子を折り曲
げる必要はない。
と直交する方向に延びるように引き出されているので、
ソースまたはエミッタ端子のみを基板のスルーホールに
挿入する場合でも、ソースまたはエミッタ端子を折り曲
げる必要はない。
この考案によれば、ソースまたはエミッタ端子を折り曲
げる必要はないので、従来のように湾曲部は形成されな
い。したがって、それによる寄生インダクタンスも抑制
され、回路性能の低下を最小にすることができる。ま
た、ソースまたはエミッタ端子を折り曲げることなし
に、基板のスルーホールに挿入できるので、パッケージ
にはどのようなストレスも加わらず、したがって機械的
強度の低下が生じない。
げる必要はないので、従来のように湾曲部は形成されな
い。したがって、それによる寄生インダクタンスも抑制
され、回路性能の低下を最小にすることができる。ま
た、ソースまたはエミッタ端子を折り曲げることなし
に、基板のスルーホールに挿入できるので、パッケージ
にはどのようなストレスも加わらず、したがって機械的
強度の低下が生じない。
この考案の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第１図を参照して、この実施例の面実装形高周波電界効
果トランジスタ10は、パッケージ12を含む。パッケージ
12内には、図示しないエレメントチップが内蔵される。
パッケージの側面には、第１図では２つの接続電極14お
よび16が引き出される。これら接続電極14および16とエ
レメントチップとの間には、公知の方法ないし構造によ
って、所定の電気的接続がなされている。すなわち、２
つの接続電極14は、エレメントチップのゲート電極およ
びドレイン電極にそれぞれ接続されていて、２つの接続
電極16はソース電極に共通接続されている。
果トランジスタ10は、パッケージ12を含む。パッケージ
12内には、図示しないエレメントチップが内蔵される。
パッケージの側面には、第１図では２つの接続電極14お
よび16が引き出される。これら接続電極14および16とエ
レメントチップとの間には、公知の方法ないし構造によ
って、所定の電気的接続がなされている。すなわち、２
つの接続電極14は、エレメントチップのゲート電極およ
びドレイン電極にそれぞれ接続されていて、２つの接続
電極16はソース電極に共通接続されている。
接続電極14および16は、それぞれ、図示では明らかでは
ないが、パッケージ12の側面から引き出され、パッケー
ジ12の下面にまで延びて形成される。ただし、接続電極
16はパッケージ12の側面にだけ形成されていてもよい。
ないが、パッケージ12の側面から引き出され、パッケー
ジ12の下面にまで延びて形成される。ただし、接続電極
16はパッケージ12の側面にだけ形成されていてもよい。
２つの接続電極14には、それぞれ、パッケージ12の下面
において、ゲート端子18およびドレイン端子20の一端が
固着される。したがって、これらゲート端子18およびド
レイン端子20はともにパッケージ12の下面に平行な方向
に延びる。そして、２つの接続電極16には、それぞれ、
パッケージ12の側面において、ソース端子22の一端が固
着される。したがって、ソース端子22はパッケージ12の
下面と直交する方向に延びる。
において、ゲート端子18およびドレイン端子20の一端が
固着される。したがって、これらゲート端子18およびド
レイン端子20はともにパッケージ12の下面に平行な方向
に延びる。そして、２つの接続電極16には、それぞれ、
パッケージ12の側面において、ソース端子22の一端が固
着される。したがって、ソース端子22はパッケージ12の
下面と直交する方向に延びる。
この考案に従った電界効果トランジスタ10では、通常接
地して用いられるソース端子22がパッケージ12の側面か
ら直接下方に引き出されるので、それを基板（図示せ
ず）のスルーホールに挿入する場合でも、第３図のよう
に折り曲げる必要がない。したがって、折り曲げに伴う
パッケージ12へのストレスもなく、しかもソース端子22
に寄生するインダクタンス成分を最小にすることがで
き、回路性能の低下が効果的に防止され得る。
地して用いられるソース端子22がパッケージ12の側面か
ら直接下方に引き出されるので、それを基板（図示せ
ず）のスルーホールに挿入する場合でも、第３図のよう
に折り曲げる必要がない。したがって、折り曲げに伴う
パッケージ12へのストレスもなく、しかもソース端子22
に寄生するインダクタンス成分を最小にすることがで
き、回路性能の低下が効果的に防止され得る。
なお、実施例では電界効果トランジスタについて説明し
たが、この考案は他のバイポーラトランジスタにも同様
に適用できるものである。
たが、この考案は他のバイポーラトランジスタにも同様
に適用できるものである。
第１図はこの考案の一実施例を示す斜視図である。 第２図は従来技術を示す斜視図である。 第３図は従来技術においてソース端子を折り曲げた状態
を示す図解図である。 図において、10は面実装形高周波電界効果トランジス
タ、12はパッケージ、14および16は接続電極、18はゲー
ト端子、20はドレイン端子、22はソース端子を示す。
を示す図解図である。 図において、10は面実装形高周波電界効果トランジス
タ、12はパッケージ、14および16は接続電極、18はゲー
ト端子、20はドレイン端子、22はソース端子を示す。
Claims (1)
- 【請求項１】パッケージ下面からその下面に平行な面内
に延びるように引き出される少なくとも１つの端子を有
する、面実装形高周波小信号トランジスタにおいて、 ソースまたはエミッタ端子が前記パッケージ側面におい
て固着され、それによって前記ソースまたはエミッタ端
子が前記パッケージの下面と直交する方向に引き出され
かつドレインまたはコレクタおよびゲートまたはベース
の各端子は前記パッケージ下面からその下面に平行な面
内に延びるように引き出されたことを特徴とする、面実
装形高周波小信号トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136276U JPH0737320Y2 (ja) | 1988-10-19 | 1988-10-19 | 面実装形高周波小信号トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988136276U JPH0737320Y2 (ja) | 1988-10-19 | 1988-10-19 | 面実装形高周波小信号トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256455U JPH0256455U (ja) | 1990-04-24 |
| JPH0737320Y2 true JPH0737320Y2 (ja) | 1995-08-23 |
Family
ID=31396632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988136276U Expired - Fee Related JPH0737320Y2 (ja) | 1988-10-19 | 1988-10-19 | 面実装形高周波小信号トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737320Y2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141946A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor device |
| JPS587345U (ja) * | 1982-03-08 | 1983-01-18 | 日本電気株式会社 | 半導体装置 |
| JPS6170948U (ja) * | 1984-10-16 | 1986-05-15 | ||
| JPS62109392A (ja) * | 1985-11-07 | 1987-05-20 | 富士通株式会社 | 電子回路装置 |
| JPS63188962A (ja) * | 1987-01-31 | 1988-08-04 | Sumitomo Electric Ind Ltd | 集積回路用パツケ−ジ |
-
1988
- 1988-10-19 JP JP1988136276U patent/JPH0737320Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256455U (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786460A (ja) | 半導体装置 | |
| JPH0737320Y2 (ja) | 面実装形高周波小信号トランジスタ | |
| JPH034016Y2 (ja) | ||
| JPH06275736A (ja) | 半導体装置 | |
| JP2704055B2 (ja) | 高周波半導体装置 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPS641804Y2 (ja) | ||
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JP3337016B2 (ja) | 高周波半導体パッケージ | |
| JPS5814607Y2 (ja) | 半導体装置 | |
| JPH0220842Y2 (ja) | ||
| JPH05251581A (ja) | 高周波パッケージ | |
| JP2537372Y2 (ja) | 挿入部品のリ−ド用ランド形状 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JPS6023974Y2 (ja) | 半導体装置 | |
| JPH06260857A (ja) | 半導体装置 | |
| JPS626697Y2 (ja) | ||
| JPS582058Y2 (ja) | 半導体接地装置 | |
| JPH0670236U (ja) | 半導体装置 | |
| JP2890376B2 (ja) | 回路装置 | |
| JPH11122054A (ja) | モノリシックマイクロ波増幅器 | |
| JPH0689957A (ja) | 面実装型半導体装置 | |
| JPS62291038A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |