JPH0793597B2 - 浮動小数点形エコーキャンセラ - Google Patents
浮動小数点形エコーキャンセラInfo
- Publication number
- JPH0793597B2 JPH0793597B2 JP26862188A JP26862188A JPH0793597B2 JP H0793597 B2 JPH0793597 B2 JP H0793597B2 JP 26862188 A JP26862188 A JP 26862188A JP 26862188 A JP26862188 A JP 26862188A JP H0793597 B2 JPH0793597 B2 JP H0793597B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- impulse response
- floating point
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は４線２線変換の際に生ずる４線受信側の信号が
４線送信側に廻り込むエコー信号を消去する浮動小数点
形エコーキャンセラに関するものである。
４線送信側に廻り込むエコー信号を消去する浮動小数点
形エコーキャンセラに関するものである。
エコーキャンセラでは疑似エコーを生成するための受信
信号とインパルス応答のたたみこみ演算と、そのインパ
ルス応答を求める修正過程とから構成される。そのた
め、消去能力はたたみこみ演算の精度と修正過程の精度
に依存するが、修正過程で必要な演算精度の方が一般に
長くなる。これは修正過程が一時刻前のフィルタ係数に
残差出力に比例した修正量を加えて新しいフィルタ係数
を計算するため、収束が進むにつれて残差出力が小さく
なり修正量も小さくなるからである。従ってインパルス
応答のビット長は十分長くないと、必要な収束が得られ
る前に修正量が零になってしまう。そこで、従来のエコ
ーキャンセラでは、たたみこみ演算で必要なビット長以
上のインパルス応答の記憶回路および演算回路が用いら
れている。
信号とインパルス応答のたたみこみ演算と、そのインパ
ルス応答を求める修正過程とから構成される。そのた
め、消去能力はたたみこみ演算の精度と修正過程の精度
に依存するが、修正過程で必要な演算精度の方が一般に
長くなる。これは修正過程が一時刻前のフィルタ係数に
残差出力に比例した修正量を加えて新しいフィルタ係数
を計算するため、収束が進むにつれて残差出力が小さく
なり修正量も小さくなるからである。従ってインパルス
応答のビット長は十分長くないと、必要な収束が得られ
る前に修正量が零になってしまう。そこで、従来のエコ
ーキャンセラでは、たたみこみ演算で必要なビット長以
上のインパルス応答の記憶回路および演算回路が用いら
れている。
エコーキャンセラをLSI化する場合には、記憶回路の大
きさがチップ面積を左右する。ところが、従来のエコー
キャンセラでは、インパルス応答の記憶回路はたたみこ
み演算で必要なビット長以上となるため記憶回路が大き
くなり、LSIのチップ面積を大きくする欠点があった。
きさがチップ面積を左右する。ところが、従来のエコー
キャンセラでは、インパルス応答の記憶回路はたたみこ
み演算で必要なビット長以上となるため記憶回路が大き
くなり、LSIのチップ面積を大きくする欠点があった。
本発明の目的は、インパルス応答の記憶回路のビット長
を短くして、回路規模の小さな浮動小数点形エコーキャ
ンセラを提供することにある。
を短くして、回路規模の小さな浮動小数点形エコーキャ
ンセラを提供することにある。
本発明によれば、４線２線変換の際に４線受信側の信号
が４線送信側に廻り込むエコー信号を消去するエコーキ
ャンセラにおいて、最新のＮ個の受信信号を記憶する第
１の記憶回路と、Ｎ個の要素から構成されるインパルス
応答を浮動小数点形式で記憶する第２の記憶回路と、前
記インパルス応答と前記受信信号を掛け算する第１の浮
動小数点乗算器と、前記第１の浮動小数点乗算器の出力
を前記第１の記憶回路の前記最新のＮ個分について累積
換算する累算器と、送信信号から前記累算器の出力を引
いて送信出力とする減算器と、前記減算器の出力から修
正量を求める修正量計算回路と、前記修正計算回路の出
力と前記受信信号を掛け算する第２の浮動小数点乗算器
と、前記第２の浮動小数点乗算器の出力に前記インパル
ス応答の指数部に対応する補正値を加える補正回路と、
前記インパルス応答を固定小数点形式に変換する変換回
路と、前記修正回路の出力に前記変換回路の出力を加え
る加算器と、前記加算器の出力を浮動小数点形式に変換
して前記第２の記憶回路に入力する逆変換回路とを備え
ることを特徴とする浮動小数点形エコーキャンセラが得
られる。
が４線送信側に廻り込むエコー信号を消去するエコーキ
ャンセラにおいて、最新のＮ個の受信信号を記憶する第
１の記憶回路と、Ｎ個の要素から構成されるインパルス
応答を浮動小数点形式で記憶する第２の記憶回路と、前
記インパルス応答と前記受信信号を掛け算する第１の浮
動小数点乗算器と、前記第１の浮動小数点乗算器の出力
を前記第１の記憶回路の前記最新のＮ個分について累積
換算する累算器と、送信信号から前記累算器の出力を引
いて送信出力とする減算器と、前記減算器の出力から修
正量を求める修正量計算回路と、前記修正計算回路の出
力と前記受信信号を掛け算する第２の浮動小数点乗算器
と、前記第２の浮動小数点乗算器の出力に前記インパル
ス応答の指数部に対応する補正値を加える補正回路と、
前記インパルス応答を固定小数点形式に変換する変換回
路と、前記修正回路の出力に前記変換回路の出力を加え
る加算器と、前記加算器の出力を浮動小数点形式に変換
して前記第２の記憶回路に入力する逆変換回路とを備え
ることを特徴とする浮動小数点形エコーキャンセラが得
られる。
エコーキャンセラの信号処理は、次のように計算されて
いる。
いる。
ｅ（ｊ）＝ｙ（ｊ）−（ｊ） ………（２） hj+1（ｋ）＝hj（ｋ）＋μｅ（ｊ）ｘ（ｊ−ｋ）………
（３） （ｋ＝0,1,2,・・・,N−１） ここで、ｘ（ｊ）,y（ｊ），（ｊ）,e（ｊ），h
j（ｉ）（ｉ＝0,1,2,…,N,−１）はそれぞれ時刻ｊの受
信入力信号，送信入力信号，疑似エコー信号，残差出力
信号，インパルス応答である。μは収束速度を決める係
数であり、Ｎはエコーキャンセラのタップ長さである。
（３） （ｋ＝0,1,2,・・・,N−１） ここで、ｘ（ｊ）,y（ｊ），（ｊ）,e（ｊ），h
j（ｉ）（ｉ＝0,1,2,…,N,−１）はそれぞれ時刻ｊの受
信入力信号，送信入力信号，疑似エコー信号，残差出力
信号，インパルス応答である。μは収束速度を決める係
数であり、Ｎはエコーキャンセラのタップ長さである。
（３）式の係数修正計算からわかるように、収束が進む
につれて残差出力信号ｅ（ｊ）が小さくなり右辺第２項
の絶対値も小さくなる。従ってインパルス応答hj（ｉ）
が十分なビット長をもたないと、収束が十分進まないう
ちに右辺第２項が切捨てられて零になる。特に浮動小数
点形式では、インパルス応答hj（ｉ）の絶対値が大きく
なると切捨てされる最も大きくなる。
につれて残差出力信号ｅ（ｊ）が小さくなり右辺第２項
の絶対値も小さくなる。従ってインパルス応答hj（ｉ）
が十分なビット長をもたないと、収束が十分進まないう
ちに右辺第２項が切捨てられて零になる。特に浮動小数
点形式では、インパルス応答hj（ｉ）の絶対値が大きく
なると切捨てされる最も大きくなる。
そこで収束が十分進まないうちに右辺第２項が零となら
ないように、（３）式においてインパルス応答hj（ｋ）
の指数部に応じて右辺第２項に定数を加えて、切上げ量
を変えている。すなわち（３）式の右辺第２項は と計算する。インパルス応答hj（ｋ）の指数部が大きい
ほどδは大きい定数である。この定数δは、|e（ｊ）ｘ
（ｊ−ｋ）｜が必要な収束量を得るまでhj（ｋ）の仮数
部のの最下位ビットに桁上げを生じるように決める。
ないように、（３）式においてインパルス応答hj（ｋ）
の指数部に応じて右辺第２項に定数を加えて、切上げ量
を変えている。すなわち（３）式の右辺第２項は と計算する。インパルス応答hj（ｋ）の指数部が大きい
ほどδは大きい定数である。この定数δは、|e（ｊ）ｘ
（ｊ−ｋ）｜が必要な収束量を得るまでhj（ｋ）の仮数
部のの最下位ビットに桁上げを生じるように決める。
この結果インパルス応答hj（ｋ）の指数部の大きさに関
係なく、各インパルス応答hj（ｋ）は残差出力信号ｅ
（ｊ）と受信信号ｘ（ｊ−ｋ）の大きさにのみ依存して
修正される。従って、浮動小数点演算で、短い仮数部の
ビット長でも修正過程が途中で停止して最終収束量が不
足することはない。
係なく、各インパルス応答hj（ｋ）は残差出力信号ｅ
（ｊ）と受信信号ｘ（ｊ−ｋ）の大きさにのみ依存して
修正される。従って、浮動小数点演算で、短い仮数部の
ビット長でも修正過程が途中で停止して最終収束量が不
足することはない。
さらに、この方法はLMSアルゴリズム以上の学習的同定
法やアフィン射影法のアルゴリズムにも適用可能であ
る。
法やアフィン射影法のアルゴリズムにも適用可能であ
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。ま
ず受信入力信号ｘ（ｊ）はＮタップの記憶回路20に入力
される。この記憶回路20の信号ｘ（ｊ−ｋ）とインパル
ス応答を保持するＮタップの記憶回路21の信号hj（ｋ）
は浮動小数点乗算器10で乗算され、さらに累算器30で加
算されて（１）式のたたみこみが計算され疑似エコー信
号（ｊ）が求められる。次に減算器60で送信入力信号
ｙ（ｊ）から累積器30の出力（ｊ）を引いて残差ｅ
（ｊ）を計算する。修正量計算回路40では（２）式の残
差出力信号ｅ（ｊ）に収束速度係数μを掛け、補正回路
50で各インパルス応答hj（ｋ）の指数部の大きさに依存
した定数を修正量の絶対値に加える。最後に、記憶回路
21のインパルス応答を固定小数点変換回路80で固定小数
点形式に変換して、補正回路50の出力を加算器70で加算
して（３）式を計算する。そして（３）式の結果を浮動
小数点逆変換回路90で浮動小数点形式に戻し、記憶回路
21のインパルス応答を更新する。以上により浮動小数点
形式によるエコーキャンセラを実現できる。
ず受信入力信号ｘ（ｊ）はＮタップの記憶回路20に入力
される。この記憶回路20の信号ｘ（ｊ−ｋ）とインパル
ス応答を保持するＮタップの記憶回路21の信号hj（ｋ）
は浮動小数点乗算器10で乗算され、さらに累算器30で加
算されて（１）式のたたみこみが計算され疑似エコー信
号（ｊ）が求められる。次に減算器60で送信入力信号
ｙ（ｊ）から累積器30の出力（ｊ）を引いて残差ｅ
（ｊ）を計算する。修正量計算回路40では（２）式の残
差出力信号ｅ（ｊ）に収束速度係数μを掛け、補正回路
50で各インパルス応答hj（ｋ）の指数部の大きさに依存
した定数を修正量の絶対値に加える。最後に、記憶回路
21のインパルス応答を固定小数点変換回路80で固定小数
点形式に変換して、補正回路50の出力を加算器70で加算
して（３）式を計算する。そして（３）式の結果を浮動
小数点逆変換回路90で浮動小数点形式に戻し、記憶回路
21のインパルス応答を更新する。以上により浮動小数点
形式によるエコーキャンセラを実現できる。
以上説明したように本発明は、最新のＮ個の受信信号を
記憶する第１の記憶回路と、Ｎ個の要素から構成される
インパルス応答を浮動小数点形式で記憶する第２の記憶
回路と、上記インパルス応答と上記受信信号を掛け算す
る第１の浮動小数点乗算器と、この第１の浮動小数点乗
算器の出力を第１の記憶回路の最新のＮ個分について累
積加算する累算器と、送信信号から累算器の出力を引い
て送信出力とする減算器と、この減算器の出力から修正
量を求める修正量計算回路と、この修正量計算回路の出
力と上記受信信号を掛け算する第２の浮動小数点乗算器
と、この第２の浮動小数点乗算器の出力に上記インパル
ス応答の指数部に応答する補正値を加える補正回路と、
上記インパルス応答を固定小数点形式に変換する変換回
路と、補正回路の出力に変換回路の出力を加える加算器
と、この加算器の出力を浮動小数点形式に変換して第２
の記憶回路に入力する逆変換回路とを備えることによ
り、インパルス応答の記憶回路のビット長を短くするこ
とができ、また演算回路においても乗算器のビット長を
短くすることができるので、エコーキャンセラの回路規
模を小さくすることができるという効果を有する。
記憶する第１の記憶回路と、Ｎ個の要素から構成される
インパルス応答を浮動小数点形式で記憶する第２の記憶
回路と、上記インパルス応答と上記受信信号を掛け算す
る第１の浮動小数点乗算器と、この第１の浮動小数点乗
算器の出力を第１の記憶回路の最新のＮ個分について累
積加算する累算器と、送信信号から累算器の出力を引い
て送信出力とする減算器と、この減算器の出力から修正
量を求める修正量計算回路と、この修正量計算回路の出
力と上記受信信号を掛け算する第２の浮動小数点乗算器
と、この第２の浮動小数点乗算器の出力に上記インパル
ス応答の指数部に応答する補正値を加える補正回路と、
上記インパルス応答を固定小数点形式に変換する変換回
路と、補正回路の出力に変換回路の出力を加える加算器
と、この加算器の出力を浮動小数点形式に変換して第２
の記憶回路に入力する逆変換回路とを備えることによ
り、インパルス応答の記憶回路のビット長を短くするこ
とができ、また演算回路においても乗算器のビット長を
短くすることができるので、エコーキャンセラの回路規
模を小さくすることができるという効果を有する。
第１図は本発明の一実施例を示すブロック図である。 10,11……浮動小数点乗算器、20,21……記憶回路、30…
…累算器、40……修正量計算回路、50……補正回路、60
……減算器、70……加算器、80……固定小数点変換回
路、90……浮動小数点逆変換回路。
…累算器、40……修正量計算回路、50……補正回路、60
……減算器、70……加算器、80……固定小数点変換回
路、90……浮動小数点逆変換回路。
Claims (1)
- 【請求項１】４線２線変換の際に４線受信側の信号が４
線送信側に廻り込むエコー信号を消去するエコーキャン
セラにおいて、最新のＮ個の受信信号を記憶する第１の
記憶回路と、Ｎ個の要素から構成されるインパルス応答
を浮動小数点形式で記憶する第２の記憶回路と、前記イ
ンパルス応答と前記受信信号を掛け算する第１の浮動小
数点乗算器と、前記第１の浮動小数点乗算器の出力を前
記第１の記憶回路の前記最新のＮ個分について累積加算
する累算器と、送信信号から前記累算器の出力を引いて
送信出力とする減算器と、前記減算器の出力から修正量
を求める修正量計算回路と、前記修正量計算回路の出力
と前記受信信号を掛け算する第２の浮動小数点乗算器
と、前記第２の浮動小数点乗算器の出力に前記インパル
ス応答の指数部に対応する補正値を加える補正回路と、
前記インパルス応答を固定小数点形式に変換する変換回
路と、前記補正回路の出力に前記変換回路の出力を加え
る加算器と、前記加算器の出力を浮動小数点形式に変換
して前記第２の記憶回路に入力する逆変換回路とを備え
ることを特徴とする浮動小数点形エコーキャンセラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26862188A JPH0793597B2 (ja) | 1988-10-24 | 1988-10-24 | 浮動小数点形エコーキャンセラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26862188A JPH0793597B2 (ja) | 1988-10-24 | 1988-10-24 | 浮動小数点形エコーキャンセラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02113732A JPH02113732A (ja) | 1990-04-25 |
| JPH0793597B2 true JPH0793597B2 (ja) | 1995-10-09 |
Family
ID=17461091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26862188A Expired - Lifetime JPH0793597B2 (ja) | 1988-10-24 | 1988-10-24 | 浮動小数点形エコーキャンセラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793597B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6138659B2 (ja) | 2013-10-21 | 2017-05-31 | 日置電機株式会社 | 回路基板検査装置 |
-
1988
- 1988-10-24 JP JP26862188A patent/JPH0793597B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6138659B2 (ja) | 2013-10-21 | 2017-05-31 | 日置電機株式会社 | 回路基板検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02113732A (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35867E (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| EP0407962B1 (en) | Adaptive echo canceller | |
| JPH04120812A (ja) | Ｆｉｒ形エコーキャンセラ | |
| US6088445A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
| US5638311A (en) | Filter coefficient estimation apparatus | |
| US6223194B1 (en) | Adaptive filter, step size control method thereof, and record medium therefor | |
| AU569928B2 (en) | A method to compensate for the truncation error in a sampled signal and a device for carrying out the method | |
| JPH0793597B2 (ja) | 浮動小数点形エコーキャンセラ | |
| JPS5961233A (ja) | 適応型反響消去装置 | |
| JPH0786991A (ja) | エコー消去方法およびエコーキャンセラ | |
| US20100067712A1 (en) | Echo Cancelling Device, Signal Processing Device and Method Thereof, and Program | |
| JP2752995B2 (ja) | 積分処理装置 | |
| EP0715407B1 (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| JP2690519B2 (ja) | エコーキャンセラのタップ係数更新方式 | |
| JP3147457B2 (ja) | エコーキャンセラ制御法 | |
| JPH0865212A (ja) | スケーリング方法 | |
| JP2841952B2 (ja) | エコー消去装置 | |
| JPH03127518A (ja) | エコーキャンセラ | |
| JPS61273008A (ja) | 適応形トランスバ−サルフイルタ | |
| JPH0771028B2 (ja) | エコ−消去装置 | |
| JPS6255739B2 (ja) | ||
| JPS647704B2 (ja) | ||
| JPS6252492B2 (ja) | ||
| JPS61239728A (ja) | エコ−キヤンセラ装置 | |
| JPH02171035A (ja) | 高収束速度エコーキャンセラ |