JPH0810738B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0810738B2 JPH0810738B2 JP5213738A JP21373893A JPH0810738B2 JP H0810738 B2 JPH0810738 B2 JP H0810738B2 JP 5213738 A JP5213738 A JP 5213738A JP 21373893 A JP21373893 A JP 21373893A JP H0810738 B2 JPH0810738 B2 JP H0810738B2
- Authority
- JP
- Japan
- Prior art keywords
- soft polymer
- polymer layer
- semiconductor device
- wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳｉ基板上に多数のＳｉ
半導体のＬＳＩ（大規模集積回路）を搭載した半導体装
置及びその製造方法に関する。
半導体のＬＳＩ（大規模集積回路）を搭載した半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来ＩＣ（集積回路）チップは一個ずつ
パッケージングしてＤＩＬ（Dual inLine）のピンをと
り出し、エポキシのプリント基板に搭載する方式がとら
れてきた。この方法ではＩＣチップの面積に比べパッケ
ージングの占める面積が大きくＩＣ実装の高密度化に限
界があった。最近この問題を回避してＩＣチップ実装の
高密度化をはかるためにセラミックの多層基板にＩＣチ
ップを直接接続する方式が用いられるようになってきて
いる。このセラミック基板実装法においては、ＩＣチッ
プとセラミック基板との電気的接続には通常はんだの小
球を用いるＣＣＢ（Controlｌed Collapse Bonding）法
が用いられている。
パッケージングしてＤＩＬ（Dual inLine）のピンをと
り出し、エポキシのプリント基板に搭載する方式がとら
れてきた。この方法ではＩＣチップの面積に比べパッケ
ージングの占める面積が大きくＩＣ実装の高密度化に限
界があった。最近この問題を回避してＩＣチップ実装の
高密度化をはかるためにセラミックの多層基板にＩＣチ
ップを直接接続する方式が用いられるようになってきて
いる。このセラミック基板実装法においては、ＩＣチッ
プとセラミック基板との電気的接続には通常はんだの小
球を用いるＣＣＢ（Controlｌed Collapse Bonding）法
が用いられている。
【０００３】
【発明が解決しようとする課題】上記従来のはんだ接続
技術においてはチップに用いるＳｉと基板に用いるアル
ミナと熱膨張係数の差のために接続はんだ小球に大きな
応力が働き、接続部が破断しやすいという問題がある。
この傾向はチップの面積を大きくしたり、はんだ小球の
直径を小さくすると激しくなり、チップの大面積化およ
び接続ピンの多ピン化を妨げ、ひいてはチップの高集積
化を妨げる要因となっていた。さらに、基板の反りが問
題となっていた。
技術においてはチップに用いるＳｉと基板に用いるアル
ミナと熱膨張係数の差のために接続はんだ小球に大きな
応力が働き、接続部が破断しやすいという問題がある。
この傾向はチップの面積を大きくしたり、はんだ小球の
直径を小さくすると激しくなり、チップの大面積化およ
び接続ピンの多ピン化を妨げ、ひいてはチップの高集積
化を妨げる要因となっていた。さらに、基板の反りが問
題となっていた。
【０００４】本発明の目的は上記欠点のない半導体装置
及びその製造方法を提供することにある。
及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、基板材料と
してチップと同じＳｉを用い、Ｓｉ基板の表裏両面にほ
ぼ同一の膜厚を有する絶縁膜を形成し、さらに多層配線
を実現させるための絶縁膜としてポリイミド等の比較的
軟かいポリマーを用い、前記配線とチップとをＣＣＢ接
続することによって達成される。
してチップと同じＳｉを用い、Ｓｉ基板の表裏両面にほ
ぼ同一の膜厚を有する絶縁膜を形成し、さらに多層配線
を実現させるための絶縁膜としてポリイミド等の比較的
軟かいポリマーを用い、前記配線とチップとをＣＣＢ接
続することによって達成される。
【０００６】
【作用】基板材料としてチップと同じＳｉを用いること
により、ＩＣチップと基板材料との熱膨張係数の差をな
くすことができ、絶縁膜としてポリイミド等の比較的軟
かいポリマーを用いることにより、チップと基板との接
続部における応力集中が防止される。さらに、チップの
動作中に発生する熱が基板に伝わり、チップを搭載した
基板の面がその裏面より熱膨張することにより反りが生
じるが、基板の表裏にほぼ同一の膜厚を有する絶縁膜を
設けることにより、この反りを解消できる。
により、ＩＣチップと基板材料との熱膨張係数の差をな
くすことができ、絶縁膜としてポリイミド等の比較的軟
かいポリマーを用いることにより、チップと基板との接
続部における応力集中が防止される。さらに、チップの
動作中に発生する熱が基板に伝わり、チップを搭載した
基板の面がその裏面より熱膨張することにより反りが生
じるが、基板の表裏にほぼ同一の膜厚を有する絶縁膜を
設けることにより、この反りを解消できる。
【０００７】なお、基板のポリマーは通常Ｓｉよりも熱
膨張係数が大きいが膜厚が薄いので、Ｓｉ板上に形成し
たポリマー膜の熱膨張の挙動はＳｉのそれにほぼ追従す
る。したがって、Ｓｉ基板上に形成したポリマー膜上の
配線にはんだボールを用いてＳｉチップを電気的に接続
したときには熱膨張を原因とする接続部の破断はほぼな
くなる。そのためチップの大面積化および接続ピンの高
密度多ピン化が容易となる。
膨張係数が大きいが膜厚が薄いので、Ｓｉ板上に形成し
たポリマー膜の熱膨張の挙動はＳｉのそれにほぼ追従す
る。したがって、Ｓｉ基板上に形成したポリマー膜上の
配線にはんだボールを用いてＳｉチップを電気的に接続
したときには熱膨張を原因とする接続部の破断はほぼな
くなる。そのためチップの大面積化および接続ピンの高
密度多ピン化が容易となる。
【０００８】以下図面を参照しなから、実施例を用いて
本発明を具体的に説明する。
本発明を具体的に説明する。
【０００９】
【実施例】図１ａに示すように基板１として厚さ２ｍｍ
のシリコン板を用いた。これにレーザ又は電子ビームを
用いて直径１ｍｍのスルーホール１１をあけた。次に図
１ｂに示すように、上記基板１に酸化処理をほどこし
て、ＳｉＯ2の被膜２を基板表面およびスルーホール１
１内部に形成した。次いで、スルーホール内に導体ペー
スト３を充填し乾燥固化し、平坦化処理をほどこした。
つぎに図１ｃに示すように、ポリイミドイソンドロキナ
ゾリンジオン（ポリイミドの一種で、以下ＰＩＫと略称
する）をスピンコートにより被着させ、１０μｍのＰＩ
Ｋ膜４を形成した。ＰＩＫ膜の所定の箇所にスルーホー
ルをあけアルミニューム配線５を施こした。さらに図１
ｄに示すように、ＰＩＫ膜形成、スルーホール孔あけ、
アルミニウム配線工程を繰返して第二配線層５１を形成
した。第二配線層の上面にあるアルミ配線部の接続パッ
ドに必要な表面処理を行なった。接続パッドにシリコン
ＩＣチップ６をＣＣＢ接続する。
のシリコン板を用いた。これにレーザ又は電子ビームを
用いて直径１ｍｍのスルーホール１１をあけた。次に図
１ｂに示すように、上記基板１に酸化処理をほどこし
て、ＳｉＯ2の被膜２を基板表面およびスルーホール１
１内部に形成した。次いで、スルーホール内に導体ペー
スト３を充填し乾燥固化し、平坦化処理をほどこした。
つぎに図１ｃに示すように、ポリイミドイソンドロキナ
ゾリンジオン（ポリイミドの一種で、以下ＰＩＫと略称
する）をスピンコートにより被着させ、１０μｍのＰＩ
Ｋ膜４を形成した。ＰＩＫ膜の所定の箇所にスルーホー
ルをあけアルミニューム配線５を施こした。さらに図１
ｄに示すように、ＰＩＫ膜形成、スルーホール孔あけ、
アルミニウム配線工程を繰返して第二配線層５１を形成
した。第二配線層の上面にあるアルミ配線部の接続パッ
ドに必要な表面処理を行なった。接続パッドにシリコン
ＩＣチップ６をＣＣＢ接続する。
【００１０】
【発明の効果】以上説明したごとく本発明によればシリ
コンチップと配線基板との熱膨張の差を非常に小さくす
ることができる。そのため両者の接続部に働く応力を小
さくすることができ配線基板の信頼性を著しく高めるこ
とができる。また上記両者の中間に比較的軟かいポリマ
ー絶縁膜を配置するので配線の多層化が容易である。そ
のため多数のＩＣチップを一枚の配線基板に搭載するこ
とも容易となった。さらに、基板の反りを解消すること
ができた。
コンチップと配線基板との熱膨張の差を非常に小さくす
ることができる。そのため両者の接続部に働く応力を小
さくすることができ配線基板の信頼性を著しく高めるこ
とができる。また上記両者の中間に比較的軟かいポリマ
ー絶縁膜を配置するので配線の多層化が容易である。そ
のため多数のＩＣチップを一枚の配線基板に搭載するこ
とも容易となった。さらに、基板の反りを解消すること
ができた。
【図１】本発明の一実施例としての半導体実装基板の構
造とその製造工程の概略を示した説明図である。
造とその製造工程の概略を示した説明図である。
【符号の説明】 １…Ｓｉ基板、１１…スルーホール、２…酸化膜、３…
導体ペースト、４…高分子樹脂層、５および５１…Ａｌ
配線層、６…シリコンＩＣチップ。
導体ペースト、４…高分子樹脂層、５および５１…Ａｌ
配線層、６…シリコンＩＣチップ。
Claims (6)
- 【請求項１】半導体基板と、前記半導体基板の主表面及
び裏面に形成された絶縁膜と、前記絶縁膜上に形成さ
れ、第１の開孔部を有する第１の軟質ポリマ−層と、前
記第１の開孔部の底面、側面及び前記第１の軟質ポリマ
−層上に延伸して形成され、かつ前記底面部において前
記第１の軟質ポリマ−層よりも薄い膜厚を有する第１の
配線と、前記第１の開孔部とは異なる箇所において前記
第１の配線と半田接続されたＩＣチップとを有し、前記
半導体基板と前記ＩＣチップとは同じ材料からなること
を特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、さら
に、前記絶縁膜と前記第１の軟質ポリマ−層との間に、
前記第１の開孔部とは異なる位置に形成された第２の開
孔部の底面、側面及び前記第２の軟質ポリマ−層上に延
伸して形成され、前記底面部において前記第２の軟質ポ
リマ−層よりも薄い膜厚を有する第２の配線とを有して
おり、前記第２の配線は前記第１の配線と前記第１の開
孔部を通じて接続されていることを特徴とする半導体装
置。 - 【請求項３】請求項２記載の半導体装置において、さら
に、前記半導体基板は、前記半導体基板の表裏を貫いて
形成されたスルーホールと、前記スルーホールの表面に
設けられた絶縁膜と、前記スルーホールに充填された導
体ペーストとを有し、前記スルーホール上に前記第２の
開孔部が形成されていることを特徴とする半導体装置。 - 【請求項４】請求項１乃至請求項３記載の半導体装置に
おいて、前記軟質ポリマーは、ポリイミドであることを
特徴とする半導体装置。 - 【請求項５】請求項１乃至請求項４記載の半導体装置に
おいて、前記半導体基板は、シリコン基板であることを
特徴とする半導体装置。 - 【請求項６】半導体基板の主表面及び裏面に絶縁膜を形
成する工程と、前記絶縁膜上に開孔部を有する軟質ポリ
マ−層を形成する工程と、前記開孔部の底面、側面及び
前記軟質ポリマ−層上に延伸し、かつ前記底面部におい
て前記第１の軟質ポリマ−層よりも薄い膜厚を有する配
線を形成する工程と、前記開孔部とは異なる箇所におい
て、前記半導体基板と同じ材料から成るＩＣチップと前
記配線とを半田接続する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213738A JPH0810738B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213738A JPH0810738B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57007588A Division JPS58125859A (ja) | 1982-01-22 | 1982-01-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169031A JPH06169031A (ja) | 1994-06-14 |
| JPH0810738B2 true JPH0810738B2 (ja) | 1996-01-31 |
Family
ID=16644197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213738A Expired - Lifetime JPH0810738B2 (ja) | 1993-08-30 | 1993-08-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810738B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6819001B2 (en) * | 2003-03-14 | 2004-11-16 | General Electric Company | Interposer, interposer package and device assembly employing the same |
| JP4016984B2 (ja) | 2004-12-21 | 2007-12-05 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
| JP5137059B2 (ja) | 2007-06-20 | 2013-02-06 | 新光電気工業株式会社 | 電子部品用パッケージ及びその製造方法と電子部品装置 |
| JP5471268B2 (ja) | 2008-12-26 | 2014-04-16 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP4900508B2 (ja) * | 2008-12-26 | 2012-03-21 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5473564A (en) * | 1977-11-24 | 1979-06-12 | Hitachi Ltd | Circuit device |
-
1993
- 1993-08-30 JP JP5213738A patent/JPH0810738B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06169031A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213955B1 (ko) | 와이어 본드형 칩용 유기 칩 캐리어 | |
| JP3677429B2 (ja) | フリップチップ型半導体装置の製造方法 | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| US5751060A (en) | Electronic package | |
| US6555416B2 (en) | Chip size package semiconductor device and method of forming the same | |
| US5939783A (en) | Electronic package | |
| US6252178B1 (en) | Semiconductor device with bonding anchors in build-up layers | |
| CN100419978C (zh) | 半导体装置及其制造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP3392992B2 (ja) | 半導体パッケージ | |
| JPH0810738B2 (ja) | 半導体装置及びその製造方法 | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| JPH0439231B2 (ja) | ||
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH11265962A (ja) | 半導体素子用パッケージ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS5815264A (ja) | マルチチツプパツケ−ジ | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JP2002043456A (ja) | 多層印刷配線基板 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 |