JPS63221684A - マイクロ波集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＧａＡｓウェハ上にアレイ状にマイクロ波用トランジス
タを形成した後に、そのマイクロ波用トランジスタの特
性を、オンウェハ測定用プローブ等により測定し、その
特性に対応した分布定数整合回路等の受動回路を、マイ
クロ波用トランジスタ対応に形成するもので、ＧａＡｓ
ウェハ毎にマイクロ波用トランジスタの特性が異なるよ
うな場合でも、所望の特性のマイクロ波集積回路を製造
することができるものである。

〔産業上の利用分野〕

本発明は、ＧａＡｓウェハ上にアレイ状に電界効果トラ
ンジスタ等のマイクロ波用トランジスタとそれに接続さ
れた分布定数整合回路等とを形成　　　　′するマイク
ロ波集積回路の製造方法に関するものである。

マイクロ波集積回路（Ｍ　Ｉ　Ｃ）は、誘電体基板上に
受動回路を形成すると共に、トランジスタ・チップや回
路素子チップをその誘電体基板上に搭載するハイブリッ
ド（ｈｙｂｒｉｄ）型と、半導体基板上に、トランジス
タ等の能動素子と共に、整合回路等を形成するモノリシ
ック（ｎ＋ｏｎｏｌｉｔｈｉｃ）　型とに大別され、最
近は、半導体基板としてＧａＡｓ゛基板を用いたモノリ
シック型が比較的多く採用されている。

このようなモノリシック型のマイクロ波集積回路に於い
ては、能動素子としてのマイクロ波用トランジスタの特
性に対応した最適な整合回路等の受動回路を形成する必
要があり、簡単な工程で製作できることが要望されてい
る。

Ｃ従来の技術〕 従来のマイクロ波集積回路の製造方法は、例えば、第３
図に示すように、ＧａＡｓウェハ３１上にマイクロ波用
トランジスタのみをアレイ状に形成し、次に単一のマイ
クロ波用トランジスタからなるチップに分離して、マイ
クロ波回路に組み込み、そのマイクロ波用トランジスタ
の特性を測定し、その測定結果に基づいて分布定数整合
回路等の受動回路を含むマイクロ波集積回路（Ｍ　Ｉ　
Ｃ）を設計し、その設計に基づいて新たなＧａＡｓウェ
ハを用いてＭＩＣを製作する。そして、チップに分離し
てマイクロ波回路に組み込み、ＭＩＣの特性を測定し、
所望の特性が得られない場合は、再度設計を行って再び
新たなＧａＡｓウェハを用いてＭＩＣを製作する。

第４図は２段増幅回路の説明図であり、マイクロ波トラ
ンジスタとして電界効果トランジスタを用いた場合のＭ
ＩＣパターンの一例を示すものである。同図に於いて、
４１はＧａＡｓ基板（ウェハから分離されたチップ）、
４２．４３は電界効。

果トランジスタ、Ｇはゲート、Ｄはドレイン、Ｓはソー
ス、４４〜４８はコンデンサ、４９〜５２はインダクタ
ンスを示す。

このようなＭＩＣを製作する場合、従来は、前述のよう
に°、ＧａＡｓウェハに、電界効果トランジスタをアレ
イ状に製作し、それぞれチップに分離して特性を測定し
、その測定結果に基づいて、電界効果トランジスタ４１
．４２と、コンデンサ４４〜４８やインダクタンス４９
〜５２等からなる受動回路とを含むＭＩＧを設計し、そ
の設計に基づいて、新たなＧａＡｓウェハを用い、電界
効果トランジスタ４１．４２の電極の形成と同時に形成
できる受動回路のパターンは、同一の工程に於いて形成
し、ＭＩＣを製作するものである。

〔発明が解決しようとする問題点〕

前述のように、従来の製造方法は、マイクロ波用トラン
ジスタのみを最初に設計製作して、その特性を測定し、
測定結果に基づいてＭＩＣを設計製作するものであり、
品種毎にこれを繰り返すものである。従って、少なくと
も、最初のＧａＡｓウェハは、マイクロ波用トランジス
タの特性測定用のみであるから、製品とはならないもの
であり、多品種少量生産に於いてはコストアップの原因
となる。

又マイクロ波用トランジスタの特性測定用の為のＧａＡ
ｓウェハと、ＭＩＣを製作する為のＧａＡｓウェハとは
異なるので、同一工程でマイクロ波用トランジスタを製
作したとしても、特性にばらつきが生じる場合がある。

従って、歩留りが低くなる欠点があった。

本発明は、ばらつきが少なく且つ所望の特性を容易に得
ることを目的とするものである。

（ｉＪｆ題点を解決するための手段） 本発明のマイクロ波集積回路の製造方法は、マイクロ波
用トランジスタの製作工程と、分布定数整合回路等の受
動回路の製作工程とを分けるものであり、第１図を参照
して説明する。

ＧａＡｓウェハ１上に、ゲートＧ、ソースＳ。

ドレインＤ等の特性測定用の電極４ａ、４ｂ、４Ｃを有
する電界効果トランジスタ等のマイクロ波用トランジス
タ２ａを少なくとも含む複数のマイクロ波用トランジス
タ２をアレイ状に形成する工程と、次に、このＧａＡｓ
ウェハ１上に形成された前記特性測定用の電極４ａ、４
ｂ、４ｃを利用して、マイクロ波用トランジスタ２ａの
特性を測定し、その測定結果に基づいて分布定数整合回
路等の受動回路３を設計し、その設計に基づいた受動回
路３を前記マイクロ波用トランジスタ２，２ａに接続す
るように形成する工程とを含むものである。

〔作用〕

ＧａＡｓウェハ１上に、分布定数整合回路等の受動回路
３を形成できる領域を確保して、マイクロ波用トランジ
スタ２．２ａを形成するもので、その場合に、全部或い
は一部のマイクロ波用トランジスタ２ａは、拡大して示
すように、特性測定用の電極４ａ、４ｂ、４ｃを形成す
るものであり、チップに分離することなく、この電極４
ａ、４ｂ、４ｃを用いてオンウェハ測定用プローブ等に
よりマイクロ波用トランジスタ２ａの特性を測定する。

次に、測定されたマイクロ波用トランジスタ２ａの特性
を基に、使用周波数や帯域幅等の条件を与えて、分布定
数整合回路等の受動回路３を設計する。この工程に於い
ては、例えば、使用周波数が異なるような場合に、使用
周波数毎に並行して設計を進めることができる。そして
、設計されたパターンに基づいて、先に形成されたマイ
クロ波用トランジスタ２，２ａに接続するように、受動
回路３を、金属膜の蒸着やパターニング等の処理を行っ
て形成し、最後にチップに分離してパッケージに封入す
るものである。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例の工程説明図であり、（ａ）に
示すように、ＧａＡｓウェハ１１に、例えば、Ｓｉをイ
オン注入法により注入してｎＮｌ２を形成し、又ゲート
電極１３と例えばコンデンサの下部電極１４等を形成す
る。ゲート電極１３は、例えば、Ｔｉ、Ｗ、Ｍｏ等或い
はそれらとＳｉとの化合物等が用いられ、ショットキー
ゲートを構成するものである。又ゲート電極１３と下部
電極１４とを同一材料により同時に形成することができ
る。

次に（ｂ）に示すように、Ｓ　ｉ　０２等の絶縁層１５
を全面に形成してアニーリングを行い、ｎＪｉ１２を活
性化する。

次に、絶縁層１５を反応性イオンエツチング等によりエ
ツチングする。それによって、ゲート電極１３と下部電
極１４との側壁にのみ絶縁層１５が残存して、その他は
除去される。この残存絶縁層を、（Ｃ）以降の図面では
１５１で示す。そして、この残存絶縁ＪＩｉ１５°を側
壁に有するゲート電極１３をマスクとしてイオン注入に
よりｎ゛層を形成する。次に、Ａｕ−Ｇｏ／Ｎｉのオー
ミック接触層１６を形成し、その上にレジスト層１７を
塗布する。　（Ｃ）はこの状態を示すものである。

次に、（ｄ）に示すように、反応性イオンエツチング等
によりエツチングする。レジスト層１７は、ゲート電極
１３や下部電極１４上等には薄く塗布されるから、そら
れの上部のレジスト層１７及びオーミンク接触層１６は
除去される。

次にレジスト層１７を除去し、（ｅ）に示すように、オ
ーミック接触層１６上にソース電極１８とドレイン電極
１９とを形成する。これらの電極１８．１９は、例えば
、Ｔｉ、Ｐｔ、Ａｕの３層構造とすることができる。

以上の工程によって、マイクロ波用の電界効果トランジ
スタが、Ｇ　ａ　Ａ　ｓウェハ１１上に形成されたこと
になる。又特性測定用のトランジスタとする場合は、ゲ
ート電極１３の引出部分と、ソース電極１８の引出部分
と、ドレイン電極１９の引出部分とを、第１図の拡大部
分の電極４ａ、４ｂ、４ｃのように、オンウェハ測定用
プローブで接触できるパターンに形成する。

次に、チップに分離することなく、ウェハ状態のままで
トランジスタの特性を測定する。この測定結果と、要求
される周波数特性等とにより、分布定数整合回路等の受
動回路を設計する。例えば、λ／４スタブ（λ＝波長）
等は、使用周波数によって寸法が定まることになる。そ
して、受動回路が設計されると、先にＧａＡｓウェハ１
１上に形成された電界効果トランジスタの各電極１３゜
１８．１９に接続した受動回路を形成する。

例えば、ドレイ電極１９に、受動回路のコンデンサを接
続する場合は、（ｆ）に示すように、下部電極１４上に
誘電体層２０を形成し、この誘電体層２０の誘電率と厚
さとに対応して、所望の容量が得られる対向面積となる
ように設計された上部電極２１を、ドレイン電極１９と
接続されるように形成する。

又λ／４スタブ等を含む受動回路は、例えば、先にＧａ
Ａｓウェハ１１上に形成された電界効果トランジスタの
上に、Ｓ　ｉ　Ｏ２等の絶縁層を形成し、その絶縁層に
、電界効果トランジスタの電極１３．１８．１９と接続
する為の孔を形成し、次に全面に金属層を被着し、所望
のパターンにエツチングすることにより形成される。即
ち、電界効果トランジスタの電極１３．１８．１９に接
続された受動回路が形成されることになる。

このように受動回路を含むＭＩＣが形成された後に、Ｇ
ａＡｓウェハ１１からチップに分離されて、パッケージ
に封入される。

前述の（ａ）〜（ｅ）に示す電界効果トランジスタの製
造工程は、ゲート電極１３の側壁の絶縁層１５゜を用い
たセルファライン技術を示すものであるが、他の製造工
程によって電界効果トランジスタを製造することも可能
である。その場合も、１個のＧａＡｓウェハ内に少なく
とも１個の特性測定用の電界効果トランジスタを形成す
るものである。

そして、測定した特性に対応した受動回路を形成するも
のであるから、ＧａＡｓウェハにばらつきがあっても、
所望の特性のＭＩＣを形成することが可能となる。

〔発明の効果〕

以上説明したように、本発明は、ＧａＡｓウェハｌ上に
形成したマイクロ波用トランジスタ２ａの特性を、チッ
プに分離することなくウェハ状態に於いて測定し、その
測定結果に基づいた受動回路３を、先に形成したマイク
ロ波用トランジスタ２．２ａに接続して形成するもので
あり、特性測定の為にＧａＡｓウェハを無駄にすること
がない利点があり、又測定された特性に対応した受動回
路３を形成するものであるから、ＭＩＣとしての特性の
ばらつきを少なくすることができる利点がある。

又要求される帯域幅等の特性にそれぞれ対応した受動回
路３を設計し、先に共通的に製作したマイクロ波用トラ
ンジスタを用いて、設計した受動回路３を形成すること
になるから、多品種少量生産の場合に於いても開発期間
を短縮することができる利点がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
の工程説明図、第３図は従来例の製造工程の説明図、第
４図は２段増幅回路の説明図である。 １はＧａＡｓウェハ、２．２ａはマイクロ波用トランジ
スタ、３は受動回路、４ａ、４ｂ、４ｃは特性測定用の
電極である。

Claims (1)

1. 【特許請求の範囲】 ＧａＡｓウェハ（１）上に、マイクロ波用トランジスタ
   （２）と分布定数整合回路等の受動回路（３）とを集積
   回路化したマイクロ波集積回路の製造方法に於いて、 前記ＧａＡｓウェハ（１）上に、特性測定用の電極（４
   ａ、４ｂ、４ｃ）を有するマイクロ波用トランジスタ（
   ２ａ）を少なくとも含む複数のマイクロ波用トランジス
   タ（２）をアレイ状に形成する工程と、 前記ＧａＡｓウェハ（１）上に形成された前記特性測定
   用の電極（４ａ、４ｂ、４ｃ）を有するマイクロ波用ト
   ランジスタ（２ａ）の特性を測定し、該特性に対応した
   前記分布定数整合回路等の受動回路（３）を設計し、該
   受動回路（３）を前記マイクロ波用トランジスタ（２、
   ２ａ）に接続して形成する工程とを含む ことを特徴とするマイクロ波集積回路の製造方法。