JPH08191137A - マイクロ電子構造体とその製造法 - Google Patents

マイクロ電子構造体とその製造法

Info

Publication number
JPH08191137A
JPH08191137A JP7196834A JP19683495A JPH08191137A JP H08191137 A JPH08191137 A JP H08191137A JP 7196834 A JP7196834 A JP 7196834A JP 19683495 A JP19683495 A JP 19683495A JP H08191137 A JPH08191137 A JP H08191137A
Authority
JP
Japan
Prior art keywords
layer
oxygen
oxidizable
barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7196834A
Other languages
English (en)
Inventor
Scott R Summerfelt
アール．サマーフェルト スコット
Jason Reid
レイド ジェイソン
Marc Nicolet
ニコレット マーク
Elzbieta Kolawa
コラワ エルズビエタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Institute of Technology
Texas Instruments Inc
Original Assignee
California Institute of Technology
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Institute of Technology, Texas Instruments Inc filed Critical California Institute of Technology
Publication of JPH08191137A publication Critical patent/JPH08191137A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 高誘電率材料に対し特性の優れた電気的接続
が得られ、かつ妥当なコストと歩留まりで製造可能であ
る、マイクロ電子構造体とその製造法を提供する。 【解決手段】 １つの好ましい実施例は、酸化可能な層
（例えば、ＴｉＮ）と、前記酸化可能な層の上に配置さ
れた貴金属・絶縁体合金障壁体層（例えば、Ｐｄ−Ｓｉ
−Ｎ）と、前記貴金属・絶縁体合金層の上に配置された
酸素に安定な層（例えば、白金）と、前記酸素に安定な
層の上に配置された高誘電率材料層（例えば、チタン酸
バリウム・ストロンチウム）とを有する。酸素が前記酸
化可能な層に拡散するのを前記貴金属・絶縁体合金障壁
体層が実質的に抑止し、それにより前記酸化可能な層の
有害な酸化が最小限に抑止される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全体的には、コンデン
サなどの作成の場合における高誘電率を有する材料(mat
erial)に対し、優れた特性の電気的接続を得ることに関
する。
【０００２】
【従来の技術およびその問題点】高誘電率材料に対する
電気的接続を作成する最新の方法を１つの例として、本
発明の背景を説明する。しかし、この例は、本発明の範
囲がこの例に限定されることを意味するものではない。
【０００３】集積回路（例えば、ＤＲＡＭ）の集積度の
増大は、コンデンサのような電気部品に高誘電率の材料
を用いることの必要性を増大させている。通常、静電容
量値はコンデンサ誘電体に接する電極の表面積に直接に
関係するが、しかし電極の容積に大幅に影響されること
はない。単位面積当たりの静電容量値を大きくするのに
用いられる最近の方法は、通常、誘電体としてＳｉＯ2
またはＳｉＯ2 ／Ｓｉ 3 Ｎ4 を用い、そしてトレンチ・
コンデンサまたは積層コンデンサのような形態を用いて
表面積／単位面積を増大させることである。２５６メガ
ビットおよび１ギガビットのＤＲＡＭのような装置に応
用した時の製造可能性について考えると、この方式は非
常に困難になるであろう。
【０００４】また別の方式は、誘電率の大きな誘電体材
料を用いることである。多くのペレブスカイト型材料、
強誘電体材料、または（Ｂａ，Ｓｒ）ＴｉＯ3 （ＢＳ
Ｔ）のような高誘電率（下記においてＨＤＣと略称され
る）材料は、通常、標準的なＳｉＯ2 −Ｓｉ3 Ｎ4 −Ｓ
ｉＯ2 コンデンサよりもはるかに大きな静電容量値密度
を有する。これらのＨＤＳ材料に対する電極として、種
々の金属、金属化合物、および典型的にはＰｔのような
貴金属、およびＲｕＯ2 のような導電性酸化物が提案さ
れている。けれども、電子装置に用いて有益であるため
には、通常、これらの高誘電率材料の優れた特性を失わ
ないように、信頼性の高い電気的接続を作成しなくては
ならない。
【０００５】
【問題点を解決するための手段】「高誘電率」（下記に
おいてＨＤＣと略称される）という用語は、ここで用い
られる時、装置が動作する温度において、誘電率が５０
以上であることを意味する。ＨＤＣ材料は、コンデンサ
のような多くの電気装置を製造する際に有用である。け
れども、ＨＤＣ材料が半導体基板の上に直接に沈着され
る時、ＨＤＣ材料は通常は化学的に安定でない。したが
って、ＨＤＣ材料と基板との間の電気的接続を得るため
に、１個またはさらに多数個の付加層が必要である。こ
の１個または複数個の付加層は、基板と接触する時、お
よびまた高誘電率材料と接触する時、通常、化学的に安
定でなければならない。さらに、装置の面積領域の制約
のために、高集積度装置（２５６メガビットまたは１ギ
ガビットのＤＲＡＭ）は、下側電極がＨＤＣ材料から基
板まで導電的である構造体を通常必要とする。ＨＤＣ材
料の沈着は、通常、酸素を含有する雰囲気の中で高い温
度（通常５００℃以上の温度）で行われる。この沈着の
前に作成された最初の電極構造体は、この沈着の期間中
と沈着の後との両方において、安定でなければならな
く、一方この沈着の後に作成される後での電極構造体
は、この沈着の後でのみ安定であることが必要である。
【０００６】標準的な薄膜（本明細書では、薄膜は、通
常、厚さが５マイクロメートル（μｍ）以下の膜であ
る）が用いられる電極に対してこれまで選定された材料
には、種々の問題点が存在する。例えば、ＰｔはＨＤＣ
材料に対して不活性であるけれども、最初の電極として
Ｐｔのみを用いることは困難であることが分かってい
る。通常、Ｐｔの中に酸素が拡散することが可能であ
り、したがって典型的には、隣接する金属を酸化するこ
とがあり得る。さらに、ＰｔはＳｉＯ2 またはＳｉ3Ｎ
4 のような従来の誘電体との接着は普通はあまりよくな
く、およびＰｔは低い温度でケイ化物を急速に形成す
る。したがって、Ｐｔの下の接着層として、Ｔａまたは
ＴｉＮの層が提案されている。けれども、ＢＳＴ沈着の
期間中、またはＢＳＴ焼き鈍しの期間中、Ｐｔを通って
酸素が拡散する可能性があり、そして接着層を酸化し、
そして接着層の導電性を劣化させる可能性がある。さら
に、ＨＤＣ材料の沈着の期間中、基板（例えば、シリコ
ン）それ自身が酸化されるという好ましくないことが起
こる可能性がある。
【０００７】ＲｕＯ2 のような導電性の酸化物はまた、
通常、標準的な薄膜構造体において問題点を有する。例
えば、これらの酸化物を用いて作成された構造体の電気
的性質は、例えばＰｔを用いて作成された構造体よりも
劣っているのが普通である。薄膜の多くの応用におい
て、単位面積当たりの静電容量値が大きいことに加え
て、漏洩電流密度が小さいことが要求される。この漏洩
電流は多くの変数に敏感である、例えば、厚さ、マイク
ロ構造体、電極、電極の形状および組成などに敏感であ
る。例えば、ＲｕＯ2 を用いたチタン酸鉛・ジルコニウ
ム（ＰＺＴ）電極の漏洩電流は、Ｐｔを用いたＰＺＴ電
極の漏洩電流よりも数桁大きい。特に、漏洩電流はショ
ットキ障壁体により制御されることと、Ｐｔ電極の場合
の小さな漏洩電流が大きな仕事関数によるようにみえる
ことと、は明らかである。
【０００８】標準的な薄膜構造体に対して提案されてい
る他の構造体は、電極としてＰｔ、Ｐｄ、Ｒｈの合金を
有し、および単結晶Ｓｉまたは多結晶Ｓｉの上の接着層
としてＲｅ、Ｏｓ、ＲｈおよびＩｒで作成された酸化物
を有する。これらの電極が有する１つの問題点は、これ
らの酸化物は通常Ｓｉに対して安定でないことであり、
そしてこれらの酸化物は低い温度（通常約４５０℃以下
の温度）において典型的には急速にケイ化物を形成する
ことである。もし他の関連する問題点を避ける、または
最小限にすることができるならば、もし導電性酸化物と
Ｓｉ基板との間に適切な障壁体層が用いられるならば、
ＨＤＣ材料の沈着の後でも、この形式の電極構造体はそ
の導電率を保持するはずである。
【０００９】全体的にいえば、本発明により、ＨＤＣ材
料電極に用いられる、新規な材料で構成される障壁体層
が得られる。ＨＤＣ材料沈着の前に作成された下側電極
に対し、障壁体層は通常、上にある酸素に安定な層（Ｈ
ＤＣ材料に接触している）と下にある酸化可能な層との
間に配置される。ここで用いられる「障壁体」という用
語は、酸素に対し安定な層と酸化可能な層との間の層に
関連して用いられる時、（それ自身を通して）酸化可能
な層にまで酸素が拡散するのを最小限に抑制する導電性
の層を意味する。したがって、酸化可能な層の酸化（お
よび劣化）が最小限に抑えられる。
【００１０】ここで用いられる「酸化可能な」という用
語は、ＨＤＣ材料に接触する層に関連して用いられる
時、ＨＤＣ処理の期間中およびＨＤＣ処理の後（例え
ば、高温の酸化状態の条件にさらされた後）、ＨＤＣ材
料に対し安定な導電性の界面を提供する層を意味する。
ＲｕＯ2 のような導電性酸化物が酸素に対し安定な層
（または電極の他の部分）に対して用いられる時、この
層はまた、酸化されていないＲｕまたは部分的に酸化さ
れたＲｕを含有することができる。例えば、ＨＤＣ沈着
工程の期間中、部分的に酸化されることによりまたは完
全に酸化されることにより化学的変化をするＲｕの酸素
に安定な層は、なお酸素に対し安定であると考えられ
る。それは、それがＨＤＣ材料に対し安定な導電性の界
面をなお提供するからである。
【００１１】ここで用いられる「酸化可能な」という用
語は、障壁体層の下にある層に関連して用いられる時、
基板に対しまたは基板の中で電気的接続を行うのに通常
用いられる、そして酸化される時通常さらに絶縁体的に
なる、導電層を意味する。
【００１２】障壁体層の好ましい性質を挙げれば、次の
通りである。（１）ＨＤＣ材料の沈着および／または焼
き鈍しの後、全体的に導電性のままである。（２）上に
ある酸素に安定な層と下にある酸化可能な導電性の層と
の間の接触抵抗値が全体的に小さいままである。（３）
全体的に酸素に安定な層と反応しない、そしてＨＤＣ材
料を劣化させない。（４）全体的に、上にある酸素に安
定な層から下にある導電性の層に酸素が拡散するのを実
質的に防止する。（５）全体的に、安定な形態を保持す
る。（５）全体的に、（例えば、妥当なコストと妥当な
歩留まりで）製造を行うことが可能である。
【００１３】開示された構造体により、全体的に、先行
技術による構造体の欠点を有しない、ＨＤＣ材料に対す
る電気的接続が得られる。本発明の１つの実施例は、酸
化可能な層と、この酸化可能な層の上にある障壁体層
と、この障壁体層の上にある酸素に対し安定な層と、こ
の酸素に対し安定な層の上にある高誘電率材料の層と、
を有する。
【００１４】本発明の実施例を製造する１つの方法は、
酸化可能な層を作成する段階と、この酸化可能な層の上
に障壁体層を作成する段階と、この障壁体層の上に酸素
に対し安定な層を作成する段階と、この酸素に対し安定
な層の上に高誘電率材料の層を作成する段階と、を有す
る。この障壁体層は、酸化可能な層に酸素が拡散するの
を実質的に抑止する。この酸化可能な層は、実質的に、
酸化されることはない。
【００１５】これらは明らかに、下にある酸化可能な層
と高誘電率材料に接触する下にある酸素に安定な層との
間の電気的接続を得るために、新規な酸素障壁体材料で
構成される障壁体層を用いた最初のマイクロ構造体であ
る。これらの構造体はまた多重層コンデンサに対して用
いることができる。これらの構造体はまた、パイロ電気
材料（例えば、（冷却されていない）赤外線検出器）、
（永久分極の性質を用いた）不揮発性の強誘電体ＲＡ
Ｍ、薄膜のピエゾ電気装置、および薄膜の電気光学効果
装置、のような他の薄膜装置に用いることができる。
【００１６】
【実施例】本発明の新規な特徴は請求項に開示されてい
る。けれども、本発明それ自身と本発明のその他の特徴
および利点は、添付図面を参照しての下記の詳細な説明
により最も良く理解することができるであろう。
【００１７】異なる種々の方式の障壁体層が下記の項で
説明される。
【００１８】アモルファス窒化物障壁体層 好ましい第１実施例では、障壁体層に対し、３成分化合
物またはさらに多成分の化合物のアモルファス窒化物層
が用いられる。これらは見かけ上、ＨＤＣ材料のための
障壁体層が３成分またはさらに多成分の化合物のアモル
ファス窒化物層で構成される、最初の構造体である。ア
モルファス窒化物層は、ＴｉＮのような標準的な半導体
処理用の材料に比べて、通常、非常にゆっくり酸化され
る。したがって、ＨＤＣ材料の沈着の期間中のような高
い温度において酸素にさらされた後でも、酸素に対して
安定である層の下にあるアモルファス窒化物層を通して
の導電状態は、通常、そのままである。例えば、Ｔａ−
Ｓｉ−Ｎ障壁体層の酸化速度は、通常、ＴｉＮのような
標準的な材料に比べて非常にゆっくりである。これは、
Ｓｉ3 Ｎ4 の酸化速度が相対的に非常に遅いことによ
る。
【００１９】この種の材料は、全体的に、貴金属を含む
通常の金属に対する標準的な障壁体材料よりも、さらに
よい障壁体層であることが示されている。ポケラ（Ｐｏ
ｋｅｒａ）ほか名の論文「ＳｉとＡｕとの間のアモルフ
ァス３成分化合物Ｔａ−Ｓｉ−Ｎの拡散障壁体（Ａｍｏ
ｒｐｈｏｕｓ Ｔｅｒｎａｒｙ Ｔａ−Ｓｉ−Ｎ Ｄｉ
ｆｆｕｓｉｏｎ Ｂａｒｒｉｅｒ Ｂｅｔｗｅｅｎ Ｓ
ｉ ａｎｄ Ａｕ）」、ジャーナル・オブ・エレクトロ
ケミカル・ソサイアティ、１３８、２１２５頁〜２１２
９頁、１９９１年、を見よ。けれども、本発明は、ＨＤ
Ｃ材料の下側電極の中の酸素障壁体として３成分化合物
またはさらに多成分の化合物のアモルファス窒化物を使
用した、明らかに最初の発明である。
【００２０】ＨＤＣ材料の下側電極に対し前記で説明し
た問題点を解決するために、障壁体材料の多くの異なる
組み合わせが提案されている。この分野における研究に
関して多くの論文が発表されているが、本発明の３元化
合物またはさらに多元の化合物のアモルファス窒化物層
は、ＨＤＣ材料の電極に対する可能な酸素障壁層として
開示または提案されたことはこれまで一度もない。
【００２１】新種の窒化物障壁体層 また別の好ましい実施例では、新種の窒化物層が障壁体
層として用いられる。これらの新種の窒化物層は、ここ
で用いられるように、標準的な半導体処理工程に通常は
用いられない窒化物である。これらの窒化物は、下記の
表において詳細に説明される。これらは、ＨＤＣ材料に
対する障壁体層が、酸素に安定な層の下にある新種の窒
化物層で構成される、明らかに最初の構造体である。こ
の新種の窒化物層は、全体的に、ＴｉＮのような標準的
な半導体処理用の材料に比べて非常にゆっくり酸化す
る。したがって、酸素に安定な層の下の新種の窒化物層
を通しての導電は、ＨＤＣ材料の沈着の期間中のような
高温度で酸素にさらされた後でも、通常、導電状態のま
まである。例えば、ＺｒＮおよびＨｆＮのような新種の
窒化物の酸化速度は、ＴｉＮのような標準的な材料の酸
化速度よりも全体的に非常に遅い。
【００２２】ＺｒＮおよびＨｆＮは、Ｐｔ、Ｃｕ、Ａｕ
およびＡｌのような金属に対する障壁体層として研究さ
れてきた。ＺｒＮおよびＨｆＮはまた、ＰＺＴとＹ−Ｂ
ａ−Ｃｕ−Ｏとを接触するために研究された。パリク
（Ｐａｒｉｋｈ）ほか名の論文「不揮発ランダム・アク
セス・メモリ技術のためにＳｉの上に沈着されたＰＺＴ
に対する拡散障壁体の研究（Ｓｔｕｄｙ ｏｆ Ｄｉｆ
ｆｕｓｉｏｎ Ｂａｒｒｉｅｒｓ ｆｏｒ ＰＺＴ Ｄ
ｅｐｏｓｉｔｅｄ ｏｎ Ｓｉ ｆｏｒ Ｎｏｎ−Ｖｏ
ｌａｔｉｌｅ Ｒａｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ Ｔｅｃｈｎｏｌｏｇｙ）」、マテリアルス・リサ
ーチ・ソサイアティ・プロシーディングス、２００、１
９３頁〜１９８頁、１９９０年、を見よ。けれども、こ
れらの新種の窒化物はゆっくりと酸化されるけれども、
これらは全体的に、前記で説明したように酸化される。
ＨＤＣ材料と接触する層は、ＨＤＣ層に隣接する単一層
の低誘電率材料を形成すれば、通常、その点における電
気的接触を大幅に劣化させる。本発明は、ＨＤＣ材料の
下側電極の中の酸素に安定な層の下の酸素障壁体として
新種の窒化物材料を用いた、明らかに最初の発明であ
る。
【００２３】障壁体層それ自身の酸化が、種々の問題点
を生ずる原因である。考えられる１つの問題点は、酸化
可能層と酸素に安定な層との間の接触抵抗値の増大であ
る。この問題点は、ＨＤＣ材料に隣接する酸素に安定な
層が導電状態のままである時、通常それ程重大ではな
い。考えられるまた別の問題点は、多くの通常の酸素に
安定な層（Ｐｔ）は、圧縮応力に対して、容易に、盛り
上がりを形成する。障壁層の酸化は、それが例えば窒化
物から酸化物に変換される時、障壁層の中に大きな膨脹
が生ずる。例えば、ＴｉＮのような標準的な材料の場
合、最初のＴｉＮの厚さに対する最終的なＴｉＯ2 の厚
さの比は、約１．５８である。いくつかの他の窒化物と
それらの酸化物との厚さの比は、通常次の通りである。
（ｔは厚さを表す）。ｔ（Ｔａ2 Ｏ5 ）／ｔ（ＴａＮ）
＝２．３、ｔ（Ｙ2 Ｏ3 ）／ｔ（ＹＮ）＝１．２、ｔ
（ＺｒＯ2 ）／ｔ（ＺｒＮ）＝１．４８、ｔ（Ａｌ2 Ｏ
3 ）／ｔ（ＡｌＮ）＝１．０２、ｔ（ＣａＯ）／ｔ（Ｃ
ａ3 Ｎ2 ）＝０．９０である。Ｔａ+5のような大きな酸
化状態を有する材料に対する１つの典型的な傾向は、通
常、最も膨脹する傾向を有することであり、そしてＣａ
+2のような小さな酸化状態を有する材料に対しては、通
常、最も小さく膨脹する、または縮小さえする傾向を有
することである。したがって、ＴａＮのような材料は、
酸化による容積の膨脹が大きいために、通常は有用では
ない。
【００２４】新種の窒化物材料を用いる際に考えられる
１つの欠点は、標準的な半導体製造においてこれらの材
料の大部分が全体的に新規な材料であることである。新
規な材料を半導体製造に受け入れるには、多分、解決し
なければならない大きな障害があるであろう。これらの
問題点を有しない可能性のある１つの可能な組み合わせ
は、ＡｌＮの組み合わせである。化学当量にあるＡｌＮ
は絶縁体であるが、不純物が添加されたＡｌＮは導電体
であるのが通常である。不純物の添加は、Ｎが不足して
いるＡｌＮを沈着することにより実行される、またはＴ
ｉＮまたはＧａＮのような陽イオン性の不純物を添加す
ることにより実行される、またはＢまたはＣのような陰
イオン性の不純物を添加することにより実行される。こ
れらの組み合わせのすべては、全体的に、半導体製造に
用いるのが可能なはずである。
【００２５】１つの例として、（Ｔｉ、Ａｌ）Ｎの酸化
速度を測定した結果、ＴｉＮの酸化速度よりも２桁以上
遅いことが分かった。
【００２６】ＺｒＮおよびＨｆＮのような他の新種の窒
化物を受け入れることは、実際には、非常に困難である
ことはないであろう。第１に、これらの材料はＴｉに化
学的に非常に似ており、したがって、反応的沈着および
エッチングのような基本的な処理工程は、全体的には、
非常に小さな変更を必要とするだけであろう。また、こ
れらの蒸気圧は小さく、そしてＳｉに次いでＴｉに類似
的に動作する。そしてＡｕまたはＣｕのような受け入れ
られた材料と同様に、全体的にＳｉＯ2 は有毒ではな
い。最後に、これらの材料は障壁体層として（ただし異
なる目的のための障壁体層として）既に用いられてお
り、したがって、これらは全体的に、完全に未知の材料
であるわけではない。
【００２７】ＨＤＣ材料のための下側電極に対し前記で
説明した種々の問題点を解決するために、障壁体材料の
多くの異なる組み合わせが提案されている。新種の窒化
物層に種々の利点があると考えられるにもかかわらず、
そしてこの分野について広範な研究が行われて多数の論
文が発表されているにもかかわらず、本発明の新種の窒
化物層は、ＨＤＣ材料の電極に対し、酸素に安定な層の
下に配置される可能な酸素障壁体層として、これまで明
らかに開示されたこともなく、また提案されたこともな
い。
【００２８】貴金属・絶縁体合金の障壁層 さらに別の好ましい実施例では、貴金属・絶縁体合金の
層が、障壁体層に対して用いられる。これらは明らか
に、ＨＤＣ材料に対する障壁体層が貴金属・絶縁体合金
の層で構成される最初の構造体である。貴金属成分は、
酸素に直接にさらされた後でも、または上にある酸素に
安定な層を通しての拡散によっても、通常は導電状態の
ままであり、一方絶縁体成分は、通常、酸化可能な層と
酸素に安定な層との間の化学的障壁体として作用する。
【００２９】これらの膜は、誘電体マトリックスの中の
貴金属の小さな粒子として見ることができる。例えば、
Ｐｄ−Ｓｉ−Ｏは、ＳｉＯ2 マトリックスの中の小さな
Ｐｄ粒子と考えることができる。通常、貴金属粒子の相
対的寸法と層の組成とを制御することにより、誘電体の
厚さを制御することができる。十分に小さな厚さ（例え
ば、５オングストローム〜２０オングストロームの厚
さ）により、通常、非常に良い障壁体特性が得られ、か
つなお、貴金属粒子による誘電体マトリックスを通して
のトンネル作用により、電流が流れることができる。Ｈ
ＤＣ材料に対し１次的には接触しない障壁体層としてこ
れらの材料が用いられるのみであるから、それらの抵抗
率は極端に低い必要はなく、したがって純粋な貴金属層
に比べて劣った導電率を有する層でも、通常は問題点を
生じない。
【００３０】けれども、貴金属が多過ぎると、および／
または、沈着温度が高過ぎると、通常、金属粒子が相互
接続することが起こるであろう、および非常に劣化した
酸素障壁体特性が得られるであろう。また、これらの材
料の化学的障壁体特性は誘電体層により全体的に制御さ
れ、そしてアモルファス・マトリックスによりさらに良
い障壁体特性が全体的に得られるであろう。（多結晶の
材料は、通常、微粒子境界を通しての拡散が可能であ
る。）
【００３１】Ｐｔ（またはＲｕ（Ｒｕの酸化物は導電体
である））のような貴金属を用いることにより、ＨＤＣ
材料の沈着の期間中のような高い温度にさらされた後で
も、障壁体層は通常は導電体のままである。通常、それ
らの障壁体特性が特別に優れている誘電体材料が、絶縁
体材料（例えば、ＳｉＯ2 、Ｓｉ3 Ｎ4 、Ｂ2 Ｏ3 、Ａ
ｌＮ、Ａｌ2 Ｏ3 ）に対し選定される。これらの絶縁体
材料は、通常、既に酸化物であることにより酸素の中で
安定であるか、または酸化の期間中小さな容積膨脹率で
もって極めてゆっくりした速度で酸化するかのいずれか
であり、したがって上に配置された酸素に安定な層に応
力を通常は及ぼさない。特定の応用に対し障壁体層を設
計するために、種々の誘電体と貴金属とを組み合わせる
ことが可能である。例えば、ＳｉＯ2 はＳｉ3 Ｎ4 に比
べて酸化に対してさらに安定であるが、Ｐｂ（Ｚｒ、Ｔ
ｉ）Ｏ3 を用いる時Ｓｉ3 Ｎ4 に比べてＰｂの移動に対
する障壁体特性は劣る。
【００３２】特別の方法／構造体 図１〜図５は、本発明の１つの好ましい実施例である、
高誘電率材料と新規な障壁層を有する下側電極とを備え
たマイクロ電子構造体、を作成する方法を示した図であ
る。図１に、シリコン半導体基板３０が示されている。
図２には、シリコン基板３０の表面上に作成されたＳｉ
Ｏ2 絶縁体層３２が示されている。ＳｉＯ2 層３２に
は、ＴｉＯ2 またはＳｉ3 Ｎ4 のような拡散障壁体で蓋
をすることができる、または蓋をしないこともできる。
障壁体層を基板に接続するために、ＳｉＯ2 層３２の中
に作成されるのが典型的である酸化可能なプラグが、下
記の実施例で説明されるであろう。
【００３３】アモルファス窒化物障壁体を有する実施
例：図３には、ＳｉＯ2 層３２の上に作成された障壁体
層３４が示されている。障壁体層３４に対し、アモルフ
ァス窒化物層を用いることができる。具体的にいえば、
加熱されていない（室温近くの）基板に対し、〜１０ミ
リトルのＮ2 ＋Ａｒ（１０：９０）の雰囲気の中で、ケ
イ化チタン（Ｔｉ2 Ｓｉ）ターゲットを用いて、１００
ｎｍのＴｉ−Ｓｉ−Ｎが反応的にＲＦスパッタされる。
次に、障壁体層３４に対し、低圧で高密度のプラズマ反
応イオン・エッチング（ＲＩＥ）反応炉の中で、乾式エ
ッチングが行われる。
【００３４】新種の窒化物障壁体を有する実施例：前記
とは異なって、障壁体層３４に対し、新種の窒化物層を
用いることができる。具体的にいえば、１００℃近くに
保持された基板に対し、〜１０ミリトルのＮ2 ＋Ａｒ
（５：９５）の雰囲気の中で、アルミニウム化チタン
（ＴｉＡｌ）ターゲットを用いて、１００ｎｍのＴｉ−
Ａｌ−Ｎが反応的にＲＦスパッタされる。
【００３５】貴金属・絶縁体合金の障壁体を有する実施
例：前記とは異なって、障壁体層３４に対し、貴金属・
絶縁体の合金を用いることができる。具体的にいえば、
加熱されていない（室温近くの）基板に対し、〜１０ミ
リトルのＮ2 ＋Ａｒ（１０：９０）の雰囲気の中で、ケ
イ化パラジウム（ＰｄＳｉ）ターゲットを用いて、１０
０ｎｍのＰｄ−Ｓｉ−Ｎが反応的にＲＦスパッタされ
る。また別の貴金属・絶縁体合金の例として、加熱され
ていない（室温近くの）基板に対し、〜１０ミリトルの
Ｏ2 ＋Ａｒ（５：９５）の雰囲気の中で、ケイ化パラジ
ウム（ＰｄＳｉ）ターゲットを用いて、１００ｎｍのＰ
ｄ−Ｓｉ−Ｏが反応的にＲＦスパッタされる。
【００３６】図４には、障壁体層３４の上に作成された
白金層３６が示されている。具体的にいえば、３２５℃
に保持された基板に対し、〜５ミリトルのＡｒ雰囲気の
中で、Ｐｔターゲットを用いて、２００ｎｍのＰｔがＤ
Ｃスパッタ沈着される。Ｐｔ層３６はまた、ｅ−ビーム
蒸発、ＣＶＤ、または金属・有機物ＣＶＤ（ＭＯＣＶ
Ｄ）を用いて沈着することができる。Ｐｔ層３６のマイ
クロ構造体および熱的応力は、高い温度（３００℃ない
し６００℃）で沈着することにより、全体的に改善され
る。または、Ｒｕを沈着し、そして現在の工程段階で、
または後での工程段階の期間中に、沈着の期間中または
沈着の後のいずれかで、沈着されたＲｕをＲｕＯ2 に部
分的にまたは完全に変換することができる。
【００３７】Ｐｔ層３６の高さは、ＨＤＣ材料の要求さ
れた静電容量値密度と、要求された全静電容量値と、こ
の装置がどの世代に属する装置であるかに応じて変える
ことができる。例えば、１Ｇ ＤＲＡＭのような将来の
装置は、２５６Ｍ ＤＲＡＭに比べて、単位面積当たり
にさらに多くの電極表面の面積領域を得るために、全体
的にさらに高さの大きいコンデンサを必要とするであろ
う。それは、１Ｇ ＤＲＡＭは、（例えば、機能が増加
することにより、および装置の寸法が小さくなることに
より）単位面積当たりさらに大きな静電容量値を提供す
ることが全体的に要求されるであろうからである。Ｐｔ
層３６の沈着の後、フォトレジストが沈着され、そして
パターンに作成される。次に、Ｐｔ層３６に対し、低圧
で高密度のプラズマＲＩＥ反応炉の中で、乾式エッチン
グが行われる。
【００３８】ここで、この構造体に対し、高誘電率材料
の沈着が行われる。後でのＨＤＣ沈着工程の開始時にお
ける障壁体層３４の酸化速度が通常は非常に大きいの
で、高誘電率材料の沈着が実行される。したがって、Ｈ
ＤＣ沈着の前にこの構造体をあまり激しくない酸化状態
で反応させるために、部分的酸化を実行することは有益
である。例えば、もしＨＤＣ材料の金属・有機物化学蒸
気沈着（ＭＯＣＶＤ）が１トルのＯ2 の中で６５０℃の
温度で３分間行われるならば、ＨＤＣ沈着の前に、この
構造体は１トルのＯ2 の中で６００℃の温度で２０分間
焼き鈍しされるべきである。低い温度は、全体的に、酸
化速度を低下させ、そして酸化が十分な沈着温度で実行
される場合よりも、Ｐｔ層３６がより多くの時間の間緩
和することができる、といういくつかの利点を有する。
この酸化焼き鈍し工程のまた別の利点は、エッチングさ
れた後、すべての角をさらに丸くするように再構成する
ことができることである。この酸化焼き鈍しはまた、Ｒ
ｕＯ2 の殻構造体を形成するために、酸素に安定な層３
６としてＲｕと共に用いることができる。同様に、続く
処理工程の後、下側電極と上側電極との両方を備えたコ
ンデンサ構造体を焼き鈍しして、コンデンサの特性を改
善することができる。
【００３９】前記で説明したように、図５に示された構
造体を作成するために、ＢＳＴ層３８がＰｔ層３６の上
にＭＯＣＶＤ技術により沈着される。ＢＳＴ層３８の沈
着は酸化状態を通常強く必要とするけれども、Ｐｔ層３
６は酸化されないままであり、そして障壁体層３４は下
にある材料にまで酸素が拡散することを実質的に抑止す
るであろう。
【００４０】また別の実施例は、図６に示されているよ
うに、障壁体層３４と、障壁体層３４の上に沈着された
酸素に安定な白金の層３６と、Ｐｔ層３６の上に沈着さ
れた高誘電率のチタン酸バリウム・ストロンチウム（Ｂ
ＳＴ）の層３８とを有する。
【００４１】図７〜図９に、種々のコンデンサ構造体の
ための３つの異なる実施例が示されている。図８および
図９の構造体は、図示されているように実質的に平坦な
コンデンサに対して、または大きな縦横比を有するコン
デンサに対して、用いることができる。縦横比の大きな
コンデンサでは、ＨＤＣ材料と接触する電極の全表面積
に対し、電極の側面が大きな寄与をする。
【００４２】図７に、障壁体層を有する下側電極を用い
た高誘電率コンデンサが示されている。基本的には図５
の構造体が用いられるが、この実施例では、障壁体層３
４は直接の電気的接続のために用いられていない。それ
は、導電性のＴｉＮプラグ４６を通して、上からＰｔ電
極３６に電気的接続が直接に行われているからである。
ＴｉＮプラグ４６は、第２ＳｉＯ2 絶縁体層４４を通し
て、アルミニウムの上部メタライゼーション４８に電気
的接続を行う。２個の他のＴｉＮプラグ４６、アルミニ
ウムの上部メタライゼーション層４８から、Ｐｔ上側電
極４０および不純物が添加されたシリコン領域４２に、
電気的接続を行う。図７の下側電極は、低密度装置に対
してのみ通常適切である。それは、下側電極から基板へ
の直接の経路がないからである。したがって、この実施
例では、ＢＳＴ層３８の沈着の後、障壁体層３４は導電
的である必要はない。
【００４３】図８〜図９において、障壁体層３４は導電
性のままである必要はない。またこれらの図において、
酸素に安定な層により被覆されていない側面の上にＢＳ
Ｔ層３８の沈着の期間中に存在する酸化条件に、障壁体
層３４が直接にさらされる。ＨＤＣ材料沈着工程に直接
に露出される条件の下で、ＴｉＮのような多くの材料が
急速に酸化する。この問題点を解決するために、障壁体
層３４の側面および上部に、Ｐｔ層３６を作成すること
ができる。
【００４４】図８に、障壁体層を構成する下側電極を用
いた、高誘電率コンデンサが示されている。図７の基本
的コンデンサ構造体が用いられるが、この実施例では、
障壁体層３４により、不純物添加された酸化可能なシリ
コン領域４２への電気的接続と、この不純物添加された
酸化可能なシリコン領域４２に対する拡散保護と、が得
られる。
【００４５】図９に、障壁体層を構成する下側電極を用
いた、高誘電率コンデンサが再び示されている。図８の
基本的コンデンサ構造体が用いられるが、この実施例で
は、障壁体層３４により、酸化可能なＴｉＮ／ＴｉＳｉ
2 ／ポリシリコン・プラグ５０への電気的接続と、この
酸化可能なＴｉＮ／ＴｉＳｉ2 ／ポリシリコン・プラグ
５０に対する拡散保護と、が得られる。標準的な工程を
用いて、ＴｉＮ／ＴｉＳｉ2 ／ポリＳｉ構造体を作成す
るために、厚さが１０ｎｍのＴｉがポリＳｉの上にスパ
ッタ沈着され、そして次にＮ2 急速熱処理（７００℃で
３０秒間）、またはＮＨ3 炉内焼き鈍し（５７５℃で１
０分間）が行われる。次に、過剰なＴｉＮが、過酸化物
を用いて化学的に、選択的に除去される。
【００４６】また別の方法では、ＴｉＳｉ2 層を用いる
ことなく、ＴｉＮの沈着のすぐ前に、ポリＳｉ層の蒸気
ＨＦ清浄化が実行される。ポリＳｉ層とＴｉＮ層との間
に良好な接着を確実に得るために、ＨＦ清浄化工程段階
と接着層沈着工程段階との間に、汚染の可能性のある雰
囲気などの環境にこの構造体を露出しないことが有益で
ある。
【００４７】また別の実施例では、図９の障壁体層３４
は、プラグそれ自身またはその一部分を形成するため
に、ＳｉＯ2 層３２の中にまで下方に延長することがで
きる。
【００４８】図１０〜図１５に、新規な障壁体材料を有
する下側電極を構成するＨＤＣ材料コンデンサである、
本発明のまた別の実施例を作成する方法が示されてい
る。図１０〜図１５は、ＨＤＣ材料沈着の前のこの構造
体の事前酸化および焼き鈍しの効果をさらに明確に示し
ている。図１０は、シリコン半導体基板３０と、その上
に作成されたＳｉＯ2 絶縁体層３２とを示している。Ｓ
ｉＯ2 層３２の中に、ＴｉＮプラグ５０が作成される。
図１１には、ＳｉＯ2 層３２の上に沈着された、パター
ンに作成されていない障壁体層３４が示されているこの
障壁体層３４はＴｉＮプラグ５０の上へ直接沈着される
こととなる。障壁体層３４の上に、パターンに作成され
ていないＰｔ層３６が沈着される。最後に、Ｐｔ層３６
および障壁体層３４をエッチングするためのマスクを作
成するために、Ｐｔ層３６の上に沈着されそしてパター
ンに作成されたフォトレジスト層５２が図１１に示され
ている。Ｐｔ層３６および障壁体層３４にエッチングが
行われ、そしてフォトレジスト層５２が除去された後の
構造体が、図１２に示されている。
【００４９】図１３は、部分的事前酸化により、障壁体
層３４の酸化された側壁５４が作成された後の構造体を
示す。Ｐｄ−Ｓｉ−Ｏのような障壁体層材料は既に酸化
され、そして事前酸化された側壁５４を形成しないこと
に注目されたい。焼き鈍し工程により、Ｐｔ層３６は、
エッチングされた後、すべての角がさらに丸くなるよう
に再構成される。鋭い角は過剰な漏洩電流の原因とな
る、または多分ＢＳＴ層３８の中のひび割れの原因とな
る。
【００５０】前記で説明したように、図１４に示された
構造体を作成するために、ＢＳＴ層３８が、Ｐｔ層３６
の上に、ＭＯＣＶＤ技術により沈着される。ＢＳＴ層３
８の沈着には通常強い酸化状態が必要であるが、Ｐｔ層
３６は酸化されないままであり、および障壁体層３４
は、下にある材料にまで酸素が拡散することを実質的に
抑止するであろう。最後に、ＨＤＣ材料のコンデンサ構
造体を作成するために、ＢＳＴ層３８の上に沈着された
Ｐｔ上側電極４０が図１５に示されている。
【００５１】図１６は、障壁体層を構成する下側電極を
用いた、高誘電率コンデンサを示す。この構造体では、
等方的沈着と異方的エッチングとを用いて、酸素に安定
なＰｔ側壁５６が作成される。Ｐｔ側壁５６は、ＢＳＴ
沈着の期間中、障壁体層３４が酸素に直接に露出するこ
とから保護するのを助ける。
【００５２】図１７は、障壁体層を構成する下側電極を
用いた、高誘電率コンデンサを示す。この構造体では、
障壁層３４がＳｉＯ2 層３２により横方向が完全に取り
囲まれ、そしてＰｔ層３６により完全に被覆される。こ
の構造体は、ＢＳＴ沈着の期間中、図１６のＰｔ側壁５
６を形成するために必要な余分の工程段階を用いない
で、障壁体層３４が酸素に直接に露出しないように効果
的に遮蔽を行う。
【００５３】下記の表により、いくつかの実施例と図面
を概観する。
【００５４】
【表１】
【表２】
【表３】
【表４】
【表５】
【表６】
【表７】
【表８】
【表９】
【００５５】前記において、いくつかの実施例を詳細に
説明した。本発明の範囲は、前記実施例とは異なるがな
お請求項に包含される多くの実施例を含むことが理解さ
れるはずである。前記で説明した構造体について、この
ような構造体との電気的接続は、オーミック接続である
ことができ、または整流性接続であることができ、また
は静電容量性接続であることができ、または直接接続ま
たは間接接続であることができ、または介在する回路を
通してまたはその他での接続であることができる。この
構造体は、シリコン、ゲルマニウム、ヒ化ガリウム、ま
たは他の電子材料群の個別部品の回路、または完全に集
積化された回路で作成することができる。好ましい実施
例または特定の実施例は、全体的に、他のこれに代わる
実施例よりも特性が優れている。特に断らなかったけれ
ども、組成比または組成パーセントはすべて、原子比率
で表されている。前記で用いられた希土類元素の窒化物
は、下記の元素、すなわち、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、
Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔ
ｍ、ＹｂおよびＬｕの窒化物である。
【００５６】当業者にはよく知られている異なる多くの
形式の処理工程を用いて、これらの新規な構造体の種々
の層を沈着することができる。例えば、下側電極材料の
沈着のための処理工程には、スパッタリング、反応性ス
パッタリング、コリメーションまたは他の増強処置を行
ったまたは行わないスパッタリング、蒸発、および化学
蒸気沈着または金属有機物化学蒸気沈着がある。高誘電
率材料を沈着するための処理工程の例には、スパッタリ
ング、金属ターゲットまたは酸化物ターゲットを備えた
反応性スパッタリング、イオン・ビーム・スパッタリン
グ、化学蒸気沈着、（イオン、電子、フォトンおよびプ
ラズマの増強処置を行ったまたは行わない）金属有機物
化学蒸気沈着、ゾル・ゲル沈着、金属有機物分解、およ
びパルス・レーザ沈着がある。合金、化合物、混合体な
どとして説明された層は、これらの層の界面の付随的に
作成された２つの分離された層の成分の意図されない部
分的混合体ではなく、意図的に作成された実質的な層を
意味する。
【００５７】新規な障壁体材料は、全体的には、窒化物
である。実際には、純粋な窒化物を沈着するのは通常は
困難である。ほとんどすべての場合に、ＣおよびＯの
「不純物」が存在する。これらの不純物は、窒化物がそ
の機能を実行するために本質的に重要であることが多
い。例えば、ＴｉＮの中のＯは、障壁体の特性を大幅に
改善することが分かっている。したがって、新規な障壁
体材料は、その特性を改良することが考えられるＣおよ
びＯの不純物を、それらの化学式にあらわには書かれて
いなくても、含有することがまた仮定されるであろう。
これらのＣおよびＯの不純物は、意図的に添加すること
も可能である。ＣとＯの合計の量は、残りのＮと必要な
陽イオンとの合計の量の３０％以下であるであろう。応
用によっては、これらの不純物が多分要求され、そして
その場合にはＣとＯの合計の量は５原子パーセント以上
であるであろう。
【００５８】本発明を例示された実施例について説明し
たが、この説明は、本発明の範囲がこれらの実施例に限
定されることを意味するものではない。本発明の例示さ
れた実施例を種々に変更した実施例、およびこれらの実
施例を組み合わせた実施例、およびその他の実施例の可
能であることは、前記説明に基づき、当業者には容易に
理解されるであろう。したがって、このような変更実施
例はすべて、本発明の範囲内に包含されるものである。
【００５９】以上の説明に関して更に以下の項を開示す
る。 （１）（イ） 酸化可能な層を作成する段階と、（ロ）
前記酸化可能な層の上に貴金属・絶縁体の合金の層を
作成する段階と、（ハ） 前記貴金属・絶縁体合金層の
上に酸素に安定な層を作成する段階と、（ニ） 前記酸
素に安定な層の上に高誘電率材料の層を作成する段階と
からなり、ここで酸素が前記酸化可能な層にまで拡散す
ることを前記貴金属・絶縁体合金層が実質的に抑止し、
それにより前記酸化可能な層の有害な酸化が最小限に抑
えられる、マイクロ電子構造体を作成する方法。 （２） 第１項記載の方法において、前記貴金属・絶縁
体合金層の側壁部分を事前酸化するために、前記段階
（ハ）と前記段階（ニ）との間に前記構造体を酸素に露
出する段階をさらに有する、前記方法。 （３） 第１項記載の方法において、前記貴金属・絶縁
体合金層の上側表面部分を事前酸化するために、前記段
階（ハ）と前記段階（ニ）との間に前記構造体を酸素に
露出する段階をさらに有する、前記方法。 （４） 第１項記載の方法において、前記段階（ハ）と
前記段階（ニ）との間に、前記貴金属・絶縁体合金層お
よび前記酸素に安定な層に隣接して、酸素に安定な側壁
を作成する段階をさらに有する、前記方法。 （５） 第１項記載の方法において、前記段階（ニ）の
期間中に前記貴金属・絶縁体合金層が部分的に酸化され
る、前記方法。 （６） 第１項記載の方法において、前記貴金属・絶縁
体合金層がＰｄ−Ｓｉ−Ｎで構成される、前記方法。 （７） 第１項記載の方法において、前記貴金属・絶縁
体合金層が、Ｐｄ−Ｓｉ−Ｎ、Ｐｔ−Ｓｉ−Ｎ、Ｐｔ−
Ｓｉ−Ｏ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ−Ｂ−Ｏ、Ｐｄ−Ｂ−
Ｎ、Ｐｄ−Ａｌ−Ｎ、Ｐｄ−Ａｌ−Ｏ、Ｒｕ−Ｓｉ−
Ｏ、Ｒｕ−Ｓｉ−Ｎ、およびこれらの組み合わせ、から
成る群から選定される、前記方法。 （８） 第１項記載の方法において、前記酸化可能層
が、タンタル、タングステン、チタン、モリブデン、窒
化チタン、窒化ジルコニウム、ケイ化チタン、ケイ化タ
ンタル、ケイ化タングステン、ケイ化モリブデン、炭化
タンタル、ホウ化チタン、炭化ホウ素、シリコン、ゲル
マニウム、炭素、ＧａＡｓ、およびこれらの組み合わ
せ、から成る群から選定される、前記方法。 （９） 第１項記載の方法において、前記高誘電率材料
が、チタン酸バリウム・ストロンチウム、ジルコン酸チ
タン酸鉛、チタン酸鉛・ランタン、ジルコン酸チタン酸
鉛・ランタン、チタン酸ビスマス、タンタル酸カリウ
ム、タンタル酸鉛・スカンジウム、ニオブ酸鉛、ニオブ
酸鉛・亜鉛、ニオブ酸カリウム、ニオブ酸鉛・マグネシ
ウム、およびこれらの組み合わせ、から成る群から選定
される、前記方法。 （１０） 第１項記載の方法において、前記酸素に安定
な層が白金で構成される、前記方法。 （１１） 第１項記載の方法において、前記酸素に安定
な層が、白金、パラジウム、レニウム、ロジウム、酸化
ルテニウム、酸化スズ、酸化インジウム、酸化レニウ
ム、酸化オスミウム、酸化ロジウム、酸化イリジウム、
およびこれらの組み合わせ、から成る群から選定され
る、前記方法。 （１２） 第１項記載の方法において、前記高誘電率材
料層の上に上側電極を作成する段階をさらに有する、前
記方法。 （１３） 第１２項記載の方法において、前記上側電極
が、タングステン、窒化タングステン、チタン、窒化チ
タン、二酸化ルテニウム、ＹＢａ2 Ｃｕ3 Ｏ7-x、白
金、パラジウム、ロジウム、金、イリジウム、銀、およ
びこれらの組み合わせ、から成る群から選定される、前
記方法。
【００６０】（１４）（イ） ＴｉＮ層を作成する段階
と、（ロ） 前記ＴｉＮ層の上にＰｄ−Ｓｉ−Ｎ層を作
成する段階と、（ハ） 前記Ｐｄ−Ｓｉ−Ｎ層の上にＰ
ｔ層を作成する段階と、（ニ） 前記Ｐｔ層の上にチタ
ン酸バリウム・ストロンチウムを作成する段階とからな
り、酸素が前記ＴｉＮ層に拡散することを前記Ｐｄ−Ｓ
ｉ−Ｎ層が実質的に抑止する、マイクロ電子構造体を作
成する方法。 （１５） 実質的に導電体でありかつ酸化されない、酸
化可能な層と、前記酸化可能な層の上に配置された貴金
属・絶縁体合金層と、前記貴金属・絶縁体合金層の上に
配置された酸素に安定な層と、前記酸素に安定な層の上
に配置された高誘電率材料の層とからなり、前記酸化可
能な層に酸素が拡散することを前記貴金属・絶縁体合金
層が実質的に抑止する、マイクロ電子構造体。 （１６） 第１５項記載のマイクロ電子構造体におい
て、前記貴金属・絶縁体合金層が部分的に酸化される、
前記マイクロ電子構造体。 （１７） 第１５項記載のマイクロ電子構造体におい
て、前記貴金属・絶縁体合金層がＰｄ−Ｓｉ−Ｎで構成
される、前記マイクロ電子構造体。 （１８） 第１５項記載のマイクロ電子構造体におい
て、前記貴金属・絶縁体合金層が、Ｐｄ−Ｓｉ−Ｎ、Ｐ
ｔ−Ｓｉ−Ｎ、Ｐｔ−Ｓｉ−Ｏ、Ｐｄ−Ｓｉ−Ｏ、Ｐｄ
−Ｂ−Ｏ、Ｐｄ−Ｂ−Ｎ、Ｐｄ−Ａｌ−Ｎ、Ｐｄ−Ａｌ
−Ｏ、Ｒｕ−Ｓｉ−Ｏ、Ｒｕ−Ｓｉ−Ｎ、およびこれら
の組み合わせ、から成る群から選定される、前記マイク
ロ電子構造体。 （１９） 第１５項記載のマイクロ電子構造体におい
て、前記マイクロ電子構造体が前記高誘電率材料層の上
に上側電極をさらに有する、前記マイクロ電子構造体。 （２０） 第１９項記載のマイクロ電子構造体におい
て、前記上側電極が、タングステン、窒化タングステ
ン、チタン、窒化チタン、二酸化ルテニウム、ＹＢａ 2
Ｃｕ3 Ｏ7-x 、白金、パラジウム、ロジウム、金、イリ
ジウム、銀、およびこれらの組み合わせ、から成る群か
ら選定される、前記マイクロ電子構造体。
【００６１】（２１） 本発明の１つの好ましい実施例
は、酸化可能な層（例えば、ＴｉＮ５０）と、前記酸化
可能な層の上に配置された貴金属・絶縁体合金障壁体層
（例えば、Ｐｄ−Ｓｉ−Ｎ３４）と、前記貴金属・絶縁
体合金層の上に配置された酸素に安定な層（例えば、白
金３６）と、前記酸素に安定な層の上に配置された高誘
電率材料層（例えば、チタン酸バリウム・ストロンチウ
ム３８）とを有する。酸素が前記酸化可能な層に拡散す
るのを前記貴金属・絶縁体合金障壁体層が実質的に抑止
し、それにより前記酸化可能な層の有害な酸化が最小限
に抑止される。
【００６２】関連する出願のクロス・レファレンス 下記の関連する出願が、本出願と同時に米国特許庁に受
け付けられた。
【００６３】
【表１０】
【表１１】
【表１２】
【００６４】以前に受け付けられた下記の出願は、本出
願に関連している。
【００６５】
【表１３】
【表１４】
【図面の簡単な説明】
【図１】障壁体層を構成するＨＤＣ材料電極の製造の順
次の段階を示すマイクロ電子構造体の横断面図であっ
て、最初の段階のシリコン半導体基板の図。
【図２】障壁体層を構成するＨＤＣ材料電極の製造の順
次の段階を示すマイクロ電子構造体の横断面図であっ
て、図１の段階のシリコン基板の上にＳｉＯ2 絶縁体層
が作成された図。
【図３】障壁体層を構成するＨＤＣ材料電極の製造の順
次の段階を示すマイクロ電子構造体の横断面図であっ
て、図２のＳｉＯ2 層の上に障壁体層が作成された図。
【図４】障壁体層を構成するＨＤＣ材料電極の製造の順
次の段階を示すマイクロ電子構造体の横断面図であっ
て、図３の障壁体層の上に白金層が作成された図。
【図５】障壁体層を構成するＨＤＣ材料電極の製造の順
次の段階を示すマイクロ電子構造体の横断面図であっ
て、図４の白金層の上にＢＳＴ層が沈着された図。
【図６】障壁体層を有するＨＤＣ材料電極の横断面図。
【図７】障壁体層を有する下側電極を備えた第１実施例
のＨＤＣ材料コンデンサの横断面図。
【図８】障壁体層を有する下側電極を備えた第２実施例
のＨＤＣ材料コンデンサの横断面図。
【図９】障壁体層を有する下側電極を備えた第３実施例
のＨＤＣ材料コンデンサの横断面図。
【図１０】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、最初の段階の
図。
【図１１】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、図１０の次の段
階の図。
【図１２】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、図１１の次の段
階の図。
【図１３】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、図１２の次の段
階の図。
【図１４】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、図１３の次の段
階の図。
【図１５】障壁体層を有する下側電極を備えた第３実施
例のＨＤＣ材料コンデンサの製造の順次の段階を示すマ
イクロ電子構造体の横断面図であって、図１４の次の段
階の図。
【図１６】障壁体層を有する下側電極を備えた第１実施
例のＨＤＣ材料コンデンサの横断面図。
【図１７】障壁体層を有する下側電極を備えた第２実施
例のＨＤＣ材料コンデンサの横断面図。
【符号の説明】
３４ アモルファス窒化物障壁体層（例えば、Ｔｉ−
Ｓｉ−Ｎ層） ３６ 酸素に安定な層（例えば、白金層） ３８ 高誘電率材料層（例えば、チタン酸バリウム・
ストロンチウム層） ５０ 酸化可能な層（例えば、ＴｉＮ層）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 27/10 ４５１ Ｈ０１Ｌ 27/04 Ｃ (72)発明者 スコット アール．サマーフェルト アメリカ合衆国テキサス州ダラス，スキル マン ロード 9350，アパートメント ナ ンバー 2900 (72)発明者 ジェイソン レイド アメリカ合衆国カリフォルニア州パサデ ナ，ノース ホリストン アベニュー 1420 (72)発明者 マーク ニコレット アメリカ合衆国カリフォルニア州パサデ ナ，サウス ボニー 394 (72)発明者 エルズビエタ コラワ アメリカ合衆国カリフォルニア州シエラ マドレ，ノース アダムズ 360

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 （イ） 酸化可能な層を作成する段階
    と、（ロ） 前記酸化可能な層の上に貴金属・絶縁体の
    合金の層を作成する段階と、（ハ） 前記貴金属・絶縁
    体合金層の上に酸素に安定な層を作成する段階と、
    （ニ） 前記酸素に安定な層の上に高誘電率材料の層を
    作成する段階とからなり、ここで酸素が前記酸化可能な
    層にまで拡散することを前記貴金属・絶縁体合金層が実
    質的に抑止し、それにより前記酸化可能な層の有害な酸
    化が最小限に抑えられる、マイクロ電子構造体を作成す
    る方法。
  2. 【請求項２】 実質的に導電体でありかつ酸化されな
    い、酸化可能な層と、 前記酸化可能な層の上に配置された貴金属・絶縁体合金
    層と、 前記貴金属・絶縁体合金層の上に配置された酸素に安定
    な層と、 前記酸素に安定な層の上に配置された高誘電率材料の層
    とからなり、前記酸化可能な層に酸素が拡散することを
    前記貴金属・絶縁体合金層が実質的に抑止する、マイク
    ロ電子構造体。
JP7196834A 1994-08-01 1995-08-01 マイクロ電子構造体とその製造法 Pending JPH08191137A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US283454 1994-08-01
US08/283,454 US5622893A (en) 1994-08-01 1994-08-01 Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes

Publications (1)

Publication Number Publication Date
JPH08191137A true JPH08191137A (ja) 1996-07-23

Family

ID=23086143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7196834A Pending JPH08191137A (ja) 1994-08-01 1995-08-01 マイクロ電子構造体とその製造法

Country Status (4)

Country Link
US (3) US5622893A (ja)
EP (1) EP0698918B1 (ja)
JP (1) JPH08191137A (ja)
DE (1) DE69529498T2 (ja)

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864786A (ja) * 1994-08-01 1996-03-08 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH08111510A (ja) * 1994-10-11 1996-04-30 Mitsubishi Electric Corp 半導体装置
JPH08316314A (ja) * 1995-05-18 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
JPH08330544A (ja) * 1995-05-29 1996-12-13 Samsung Electron Co Ltd 高誘電率キャパシタの下部電極の形成方法
JPH08335673A (ja) * 1995-06-05 1996-12-17 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
JPH098253A (ja) * 1995-04-19 1997-01-10 Nec Corp 薄膜キャパシタ及びその製造方法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
JPH1056146A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 高誘電率材料キャパシタを有する半導体装置
JPH10242399A (ja) * 1997-02-27 1998-09-11 Samsung Electron Co Ltd 高誘電キャパシタ及びその製造方法
JPH10303377A (ja) * 1997-04-28 1998-11-13 Sony Corp 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JPH10303397A (ja) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
JPH11111919A (ja) * 1997-09-29 1999-04-23 Samsung Electron Co Ltd 半導体装置の拡散障壁層及びその製造方法
JPH11121713A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11186525A (ja) * 1997-12-11 1999-07-09 Samsung Electron Co Ltd キャパシタを含む半導体装置及びその製造方法
US5943547A (en) * 1995-04-19 1999-08-24 Nec Corporation Method of forming highly-integrated thin film capacitor with high dielectric constant layer
JPH11265989A (ja) * 1997-12-06 1999-09-28 Samsung Electronics Co Ltd 高誘電体キャパシター及びその製造方法
JPH11297942A (ja) * 1998-04-08 1999-10-29 Nec Corp 強誘電体メモリ装置およびその製造方法
JP2000509200A (ja) * 1995-12-26 2000-07-18 テルコーディア テクノロジーズ インコーポレイテッド シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法
JP2001501375A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト ステープルセルに対する保護バリアを有する半導体装置
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2001044378A (ja) * 1995-06-05 2001-02-16 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
JP2001210796A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2001237395A (ja) * 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6384440B1 (en) 1999-11-10 2002-05-07 Nec Corporation Ferroelectric memory including ferroelectric capacitor, one of whose electrodes is connected to metal silicide film
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002190581A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2003068882A (ja) * 2001-08-08 2003-03-07 Huabang Electronic Co Ltd 記憶装置のストレージノード及びその製造方法
JP2004343150A (ja) * 1999-06-02 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
JP2018206839A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 薄膜コンデンサ

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642167A3 (en) * 1993-08-05 1995-06-28 Matsushita Electronics Corp Semiconductor device with capacitor and manufacturing process.
US6404003B1 (en) 1999-07-28 2002-06-11 Symetrix Corporation Thin film capacitors on silicon germanium substrate
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
JP2982855B2 (ja) * 1994-09-20 1999-11-29 日本電気株式会社 半導体装置とその製造方法
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US6114256A (en) * 1995-08-18 2000-09-05 California Institute Of Technology Stable metallization for diamond and other materials
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
KR100209748B1 (ko) * 1996-01-10 1999-07-15 구본준 반도체 장치의 축전기 제조방법
JP2795250B2 (ja) * 1996-02-19 1998-09-10 日本電気株式会社 半導体装置およびその製造方法
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
US6069051A (en) * 1996-06-17 2000-05-30 International Business Machines Corporation Method of producing planar metal-to-metal capacitor for use in integrated circuits
US5824590A (en) * 1996-07-23 1998-10-20 Micron Technology, Inc. Method for oxidation and crystallization of ferroelectric material
DE19630110C2 (de) * 1996-07-25 1998-11-19 Siemens Ag Schichtaufbau mit einer ferroelektrischen Schicht und Herstellverfahren
DE19640218C2 (de) 1996-09-30 2000-11-02 Siemens Ag Integrierte Halbleiterspeicheranordnung mit Speicherkondensatoren
JP3512959B2 (ja) * 1996-11-14 2004-03-31 株式会社東芝 半導体装置及びその製造方法
JP3452763B2 (ja) * 1996-12-06 2003-09-29 シャープ株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR100326979B1 (ko) * 1996-12-18 2002-05-10 포만 제프리 엘 캐패시터형성방법및그캐패시터구조체
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6075691A (en) * 1997-03-06 2000-06-13 Lucent Technologies Inc. Thin film capacitors and process for making them
US5744387A (en) * 1997-03-07 1998-04-28 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory with a flat topography and fewer photomasks
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM
TW421858B (en) * 1997-06-30 2001-02-11 Texas Instruments Inc Integrated circuit capacitor and memory
JP3484324B2 (ja) 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
JP3974697B2 (ja) * 1997-11-28 2007-09-12 ローム株式会社 キャパシタおよびその製法
JP3455097B2 (ja) * 1997-12-04 2003-10-06 株式会社東芝 ダイナミック型半導体記憶装置及びその製造方法
US6320213B1 (en) 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR100506513B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR100436058B1 (ko) 1997-12-27 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
EP1048064A1 (en) 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
JP3209175B2 (ja) * 1998-02-23 2001-09-17 日本電気株式会社 薄膜キャパシタの製造方法
US6150706A (en) 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6682970B1 (en) 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6111285A (en) 1998-03-17 2000-08-29 Micron Technology, Inc. Boride electrodes and barriers for cell dielectrics
US6284654B1 (en) * 1998-04-16 2001-09-04 Advanced Technology Materials, Inc. Chemical vapor deposition process for fabrication of hybrid electrodes
KR100399886B1 (ko) * 1998-07-02 2004-02-11 주식회사 하이닉스반도체 반도체 메모리 소자의 커패시터 형성 방법
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6188100B1 (en) * 1998-08-19 2001-02-13 Micron Technology, Inc. Concentric container fin capacitor
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6184550B1 (en) 1998-08-28 2001-02-06 Advanced Technology Materials, Inc. Ternary nitride-carbide barrier layers
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
KR100318457B1 (ko) * 1998-10-28 2002-02-19 박종섭 플라즈마를이용한강유전체박막형성방법
US6177305B1 (en) 1998-12-17 2001-01-23 Lsi Logic Corporation Fabrication of metal-insulator-metal capacitive structures
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
KR100324591B1 (ko) 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100474589B1 (ko) * 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
KR100371142B1 (ko) 1998-12-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의캐패시터형성방법
KR100504430B1 (ko) 1998-12-30 2006-05-17 주식회사 하이닉스반도체 플러그를갖는커패시터의하부전극형성방법
US6150707A (en) * 1999-01-07 2000-11-21 International Business Machines Corporation Metal-to-metal capacitor having thin insulator
KR100310824B1 (ko) * 1999-01-29 2001-10-17 김영환 반도체장치의 캐패시터 및 그 제조방법
EP1150354A4 (en) * 1999-02-04 2002-08-28 Rohm Co Ltd CAPACITY AND THEIR PRODUCTION
US6236113B1 (en) * 1999-03-05 2001-05-22 Sharp Laboratories Of America, Inc. Iridium composite barrier structure and method for same
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6723436B1 (en) * 1999-03-22 2004-04-20 California Institute Of Technology Electrically conducting ternary amorphous fully oxidized materials and their application
US6204204B1 (en) 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6245655B1 (en) 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
US6696718B1 (en) * 1999-04-06 2004-02-24 Micron Technology, Inc. Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same
US6339258B1 (en) 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US7071520B2 (en) 2000-08-23 2006-07-04 Reflectivity, Inc MEMS with flexible portions made of novel materials
US20020000380A1 (en) * 1999-10-28 2002-01-03 Lyndon W. Graham Method, chemistry, and apparatus for noble metal electroplating on a microelectronic workpiece
DE19957122C2 (de) * 1999-11-26 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Kondensators und ferroelektrischer Kondensator
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6801422B2 (en) * 1999-12-28 2004-10-05 Intel Corporation High performance capacitor
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6492241B1 (en) 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
KR100677775B1 (ko) * 2000-05-31 2007-02-05 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US7009240B1 (en) 2000-06-21 2006-03-07 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6391783B1 (en) * 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
US7057246B2 (en) 2000-08-23 2006-06-06 Reflectivity, Inc Transition metal dielectric alloy materials for MEMS
US6838367B1 (en) * 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6903005B1 (en) 2000-08-30 2005-06-07 Micron Technology, Inc. Method for the formation of RuSixOy-containing barrier layers for high-k dielectrics
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
DE10057444A1 (de) * 2000-11-20 2002-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
KR100410716B1 (ko) 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
US6563161B2 (en) * 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
US7057251B2 (en) * 2001-07-20 2006-06-06 Reflectivity, Inc MEMS device made of transition metal-dielectric oxide materials
US6929867B2 (en) * 2002-05-17 2005-08-16 The Regents Of The University Of California Hafnium nitride buffer layers for growth of GaN on silicon
US6717266B1 (en) * 2002-06-18 2004-04-06 Advanced Micro Devices, Inc. Use of an alloying element to form a stable oxide layer on the surface of metal features
US6830983B2 (en) * 2002-08-29 2004-12-14 Micron Technology, Inc. Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US7050290B2 (en) * 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US20060014624A1 (en) * 2004-07-15 2006-01-19 Biljana Mikijelj High dielectric strength monolithic Si3N4
US7345573B2 (en) * 2005-05-24 2008-03-18 Texas Instruments Incorporated Integration of thin film resistors having different TCRs into single die
US20070279231A1 (en) * 2006-06-05 2007-12-06 Hong Kong University Of Science And Technology Asymmetric rfid tag antenna
KR101046729B1 (ko) * 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
FR2951025B1 (fr) * 2009-10-01 2012-03-23 St Microelectronics Sa Procede d'ajustement a la fabrication d'un circuit comprenant un element resonant
DE102010021344A1 (de) * 2010-05-22 2011-11-24 Karlsruher Institut für Technologie Elektronisches Bauelement und seine Verwendung
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)
US10170580B2 (en) 2017-05-23 2019-01-01 Industrial Technology Research Institute Structure of GaN-based transistor and method of fabricating the same
JP7815100B2 (ja) 2019-07-19 2026-02-17 エヴァテック・アーゲー 圧電コーティングおよび堆積プロセス
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372347A (ja) * 1986-09-12 1988-04-02 Central Res Inst Of Electric Power Ind 接触燃焼用触媒
JPH0387056A (ja) * 1989-08-30 1991-04-11 Nec Corp 薄膜コンデンサおよびその製造方法
JPH03136361A (ja) * 1989-10-23 1991-06-11 Nec Corp 半導体装置
JPH03204967A (ja) * 1989-06-20 1991-09-06 Ramtron Corp 集積回路用コンデンサおよびその製造方法
JPH04349657A (ja) * 1991-05-28 1992-12-04 Sharp Corp 半導体装置
JPH0529567A (ja) * 1991-07-19 1993-02-05 Mitsubishi Electric Corp 半導体メモリの記憶用キヤパシタおよびその製法
JPH0567792A (ja) * 1990-07-24 1993-03-19 Seiko Epson Corp 強誘電体を備えた半導体装置
JPH05326314A (ja) * 1992-05-19 1993-12-10 Nec Corp 薄膜キャパシタ
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JPH06151712A (ja) * 1992-04-20 1994-05-31 Texas Instr Inc <Ti> 構造体およびコンデンサの製造方法
JPH06326250A (ja) * 1993-03-31 1994-11-25 Texas Instr Inc <Ti> 高誘電率材料へのコンタクト構造および形成方法
JPH077137A (ja) * 1993-01-27 1995-01-10 Texas Instr Inc <Ti> マイクロエレクトロニクス構造とその製法
JPH08116032A (ja) * 1994-08-01 1996-05-07 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8605614D0 (en) * 1986-03-07 1986-04-16 Grant D A Mechanised toilet seat
US4910708A (en) * 1987-07-02 1990-03-20 Ramtron Corporation Dram with programmable capacitance divider
US4918654A (en) * 1987-07-02 1990-04-17 Ramtron Corporation SRAM with programmable capacitance divider
US4914627A (en) * 1987-07-02 1990-04-03 Ramtron Corporation One transistor memory cell with programmable capacitance divider
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US4873644A (en) * 1987-09-16 1989-10-10 Kubota, Ltd. Guide system for a working machine having a product identifying system
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
DE69017802T2 (de) * 1989-08-30 1995-09-07 Nippon Electric Co Dünnfilmkondensator und dessen Herstellungsverfahren.
US5122923A (en) * 1989-08-30 1992-06-16 Nec Corporation Thin-film capacitors and process for manufacturing the same
US5079200A (en) * 1990-08-23 1992-01-07 The United States Of America As Represented By The Secretary Of The Army Detector material for uncooled thermal imaging devices
DE69205063T2 (de) * 1991-05-16 1996-02-29 Nippon Electric Co Dünnschichtkondensator.
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5478772A (en) * 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372347A (ja) * 1986-09-12 1988-04-02 Central Res Inst Of Electric Power Ind 接触燃焼用触媒
JPH03204967A (ja) * 1989-06-20 1991-09-06 Ramtron Corp 集積回路用コンデンサおよびその製造方法
JPH0387056A (ja) * 1989-08-30 1991-04-11 Nec Corp 薄膜コンデンサおよびその製造方法
JPH03136361A (ja) * 1989-10-23 1991-06-11 Nec Corp 半導体装置
JPH0567792A (ja) * 1990-07-24 1993-03-19 Seiko Epson Corp 強誘電体を備えた半導体装置
JPH04349657A (ja) * 1991-05-28 1992-12-04 Sharp Corp 半導体装置
JPH0529567A (ja) * 1991-07-19 1993-02-05 Mitsubishi Electric Corp 半導体メモリの記憶用キヤパシタおよびその製法
JPH06151712A (ja) * 1992-04-20 1994-05-31 Texas Instr Inc <Ti> 構造体およびコンデンサの製造方法
JPH05326314A (ja) * 1992-05-19 1993-12-10 Nec Corp 薄膜キャパシタ
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JPH077137A (ja) * 1993-01-27 1995-01-10 Texas Instr Inc <Ti> マイクロエレクトロニクス構造とその製法
JPH06326250A (ja) * 1993-03-31 1994-11-25 Texas Instr Inc <Ti> 高誘電率材料へのコンタクト構造および形成方法
JPH08116032A (ja) * 1994-08-01 1996-05-07 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864786A (ja) * 1994-08-01 1996-03-08 Texas Instr Inc <Ti> マイクロ電子構造体とその製造法
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
JPH08111510A (ja) * 1994-10-11 1996-04-30 Mitsubishi Electric Corp 半導体装置
US5943547A (en) * 1995-04-19 1999-08-24 Nec Corporation Method of forming highly-integrated thin film capacitor with high dielectric constant layer
JPH098253A (ja) * 1995-04-19 1997-01-10 Nec Corp 薄膜キャパシタ及びその製造方法
JPH08316314A (ja) * 1995-05-18 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
JPH08330544A (ja) * 1995-05-29 1996-12-13 Samsung Electron Co Ltd 高誘電率キャパシタの下部電極の形成方法
US7256442B1 (en) 1995-05-29 2007-08-14 Samsung Electronics Co., Ltd. Three-layer lower capacitor electrode
JP2001044378A (ja) * 1995-06-05 2001-02-16 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
JPH08335673A (ja) * 1995-06-05 1996-12-17 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
JP2000509200A (ja) * 1995-12-26 2000-07-18 テルコーディア テクノロジーズ インコーポレイテッド シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法
JPH1056146A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 高誘電率材料キャパシタを有する半導体装置
JP2001501375A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト ステープルセルに対する保護バリアを有する半導体装置
JPH10242399A (ja) * 1997-02-27 1998-09-11 Samsung Electron Co Ltd 高誘電キャパシタ及びその製造方法
JPH10303397A (ja) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd 白金族金属層の形成方法及びこれを用いたキャパシタ製造方法
JPH10303377A (ja) * 1997-04-28 1998-11-13 Sony Corp 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JPH11111919A (ja) * 1997-09-29 1999-04-23 Samsung Electron Co Ltd 半導体装置の拡散障壁層及びその製造方法
JPH11121713A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11265989A (ja) * 1997-12-06 1999-09-28 Samsung Electronics Co Ltd 高誘電体キャパシター及びその製造方法
JPH11186525A (ja) * 1997-12-11 1999-07-09 Samsung Electron Co Ltd キャパシタを含む半導体装置及びその製造方法
JPH11297942A (ja) * 1998-04-08 1999-10-29 Nec Corp 強誘電体メモリ装置およびその製造方法
US6281536B1 (en) 1998-04-08 2001-08-28 Nec Corporation Ferroelectric memory device with improved ferroelectric capacity characteristic
US6570202B2 (en) 1998-04-17 2003-05-27 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6225156B1 (en) 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
JP2004343150A (ja) * 1999-06-02 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
US6384440B1 (en) 1999-11-10 2002-05-07 Nec Corporation Ferroelectric memory including ferroelectric capacitor, one of whose electrodes is connected to metal silicide film
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2001210796A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2001237395A (ja) * 2000-02-22 2001-08-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2002141478A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002190581A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2003068882A (ja) * 2001-08-08 2003-03-07 Huabang Electronic Co Ltd 記憶装置のストレージノード及びその製造方法
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
JP2018206839A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 薄膜コンデンサ

Also Published As

Publication number Publication date
US5622893A (en) 1997-04-22
EP0698918A1 (en) 1996-02-28
US5729054A (en) 1998-03-17
EP0698918B1 (en) 2003-01-29
DE69529498T2 (de) 2003-10-30
DE69529498D1 (de) 2003-03-06
US5696018A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
JPH08191137A (ja) マイクロ電子構造体とその製造法
JPH08116032A (ja) マイクロ電子構造体とその製造法
JPH0864786A (ja) マイクロ電子構造体とその製造法
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5626906A (en) Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
EP0618597B1 (en) Lightly donor doped electrodes for high-dielectric-constant materials
US5811851A (en) Pre-oxidizing high-dielectric-constant material electrodes
US6320213B1 (en) Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6156599A (en) Method of making a semiconductor device with capacitor
US6610549B1 (en) Amorphous barrier layer in a ferroelectric memory cell
JPH08167701A (ja) 半導体構造体
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050414

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050916