JPH081937B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH081937B2 JPH081937B2 JP63267432A JP26743288A JPH081937B2 JP H081937 B2 JPH081937 B2 JP H081937B2 JP 63267432 A JP63267432 A JP 63267432A JP 26743288 A JP26743288 A JP 26743288A JP H081937 B2 JPH081937 B2 JP H081937B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor device
- section
- supply terminal
- frequency semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Connection Structure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高周波で用いられる半導体装置に関する。
従来の技術 高周波帯で使用される半導体装置、特に増幅用として
用いられる場合には、半導体素子部、入出力端子部、半
導体素子にバイアスをかけるための電源供給端子部、イ
ンピーダンス整合回路部から構成される。例えば、第４
図は従来の高周波半導体装置の構造、特にパッケージに
ついての構造例を示している。すなわち、放熱を兼ねて
用いられる金属基材21は凹状の箱形の構造をしており、
その側壁には入出力端子22および半導体素子にバイアス
をかけるための電源供給端子23が、ガラス材24によって
ガラス封止され、内部には入出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、半導体素子部
およびインピーダンス整合回路部等が形成されている。
入出力端子部と誘電体基板上に形成されたインピーダン
ス整合回路部、電源供給端子部とインピーダンス整合回
路部などの接続は、金線あるいは金リボン等によって行
われる。
用いられる場合には、半導体素子部、入出力端子部、半
導体素子にバイアスをかけるための電源供給端子部、イ
ンピーダンス整合回路部から構成される。例えば、第４
図は従来の高周波半導体装置の構造、特にパッケージに
ついての構造例を示している。すなわち、放熱を兼ねて
用いられる金属基材21は凹状の箱形の構造をしており、
その側壁には入出力端子22および半導体素子にバイアス
をかけるための電源供給端子23が、ガラス材24によって
ガラス封止され、内部には入出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、半導体素子部
およびインピーダンス整合回路部等が形成されている。
入出力端子部と誘電体基板上に形成されたインピーダン
ス整合回路部、電源供給端子部とインピーダンス整合回
路部などの接続は、金線あるいは金リボン等によって行
われる。
しかしながら上記のような構成では、金線あるいは金
リボンの接続条件によっては特性インピーダンスが所期
の値から数十Ω程度ずれることが多く、此の部分におい
て反射によるパワーを生じたり、あるいは狭帯域な高周
波特性になる等の原因になっていた。この点を改善する
ために、例えば特許出願公開 昭62−76746におけるよ
うに、入出力リード引き出し部とインピーダンス整合回
路部を同一の誘電体板上に一体に形成することによっ
て、入出力リード引き出し部とインピーダンス整合回路
部との間のインピーダンスのズレを防止し、これが原因
とされる反射によるパワー損失をなくし、かつ高周波特
性の高帯域化を図りさらに入出力リード部やインピーダ
ンス整合回路部の取付け作業の簡易化も図っている。こ
れを、第５図で簡単に説明する。第５図はパッケージの
正面図であり、放熱板31上に側壁32をろう付けし、この
間に誘電体板34を挿入配置し、この誘電体板34上にはリ
ード引き出し部33とインピーダンス整合回路部38が一体
に形成され、インピーダンス整合回路部38は金線39によ
ってトランジスタ37と接続され、リード引き出し部33は
外部導出リード36と接続される。
リボンの接続条件によっては特性インピーダンスが所期
の値から数十Ω程度ずれることが多く、此の部分におい
て反射によるパワーを生じたり、あるいは狭帯域な高周
波特性になる等の原因になっていた。この点を改善する
ために、例えば特許出願公開 昭62−76746におけるよ
うに、入出力リード引き出し部とインピーダンス整合回
路部を同一の誘電体板上に一体に形成することによっ
て、入出力リード引き出し部とインピーダンス整合回路
部との間のインピーダンスのズレを防止し、これが原因
とされる反射によるパワー損失をなくし、かつ高周波特
性の高帯域化を図りさらに入出力リード部やインピーダ
ンス整合回路部の取付け作業の簡易化も図っている。こ
れを、第５図で簡単に説明する。第５図はパッケージの
正面図であり、放熱板31上に側壁32をろう付けし、この
間に誘電体板34を挿入配置し、この誘電体板34上にはリ
ード引き出し部33とインピーダンス整合回路部38が一体
に形成され、インピーダンス整合回路部38は金線39によ
ってトランジスタ37と接続され、リード引き出し部33は
外部導出リード36と接続される。
発明が解決しようとする課題 しかしながら上記のような構成においては、さらに問
題は残る。というのは、上記特許出願公開 昭62−7674
6においては、トランジスタ等の増幅素子の電源供給に
ついての考慮は一切していない。すなわち、トランジス
タ等の増幅素子は適切な電源つまりバイアス条件のもと
で使用されるからである。特に電力増幅用に用いられる
場合などは、このバイアス条件によってはインピーダン
スの整合条件が大きく異なってしまうので、注意が必要
である。従って、この第５図の例では外付け回路によっ
てトランジスタ増幅素子に電源を供給し、さらに入力回
路の手前側、出力回路の後側において信号伝送線路との
合成をインピーダンスのズレなく行わなければならない
必要性が生じてくる。すなわち外部回路においてこの半
導体装置のための整合回路をさらに付加しなければなら
ないのである。
題は残る。というのは、上記特許出願公開 昭62−7674
6においては、トランジスタ等の増幅素子の電源供給に
ついての考慮は一切していない。すなわち、トランジス
タ等の増幅素子は適切な電源つまりバイアス条件のもと
で使用されるからである。特に電力増幅用に用いられる
場合などは、このバイアス条件によってはインピーダン
スの整合条件が大きく異なってしまうので、注意が必要
である。従って、この第５図の例では外付け回路によっ
てトランジスタ増幅素子に電源を供給し、さらに入力回
路の手前側、出力回路の後側において信号伝送線路との
合成をインピーダンスのズレなく行わなければならない
必要性が生じてくる。すなわち外部回路においてこの半
導体装置のための整合回路をさらに付加しなければなら
ないのである。
本発明は上述のような従来の高周波半導体装置の問題
点に鑑みてなされたものであり、少なくともインピーダ
ンス整合回路部と半導体素子にバイアスをかけるための
電源供給端子部、またはそれに加えて入力端子部もしく
は出力端子部、またはそれら全て、を同一誘電体基板上
に形成することによって、従来からの問題点であった上
記のインピーダンス不整合や電力損失の問題を半導体素
子の電源供給方法の構成にまで広げて解決し、かつ高周
波半導体装置の小型化、マイクロ波部品の実装方法の簡
単化をさらに進展させることを目的としたものである。
点に鑑みてなされたものであり、少なくともインピーダ
ンス整合回路部と半導体素子にバイアスをかけるための
電源供給端子部、またはそれに加えて入力端子部もしく
は出力端子部、またはそれら全て、を同一誘電体基板上
に形成することによって、従来からの問題点であった上
記のインピーダンス不整合や電力損失の問題を半導体素
子の電源供給方法の構成にまで広げて解決し、かつ高周
波半導体装置の小型化、マイクロ波部品の実装方法の簡
単化をさらに進展させることを目的としたものである。
課題を解決するための手段 本発明では上記課題を解決するために、インピーダン
ス整合回路部、半導体素子部、入力端子部、出力端子
部、半導体素子にバイアスをかけるための電源供給端子
部、およびそれらの収納容器からなる高周波半導体装置
において、少なくとも前記電源供給端子部と前記インピ
ーダンス整合回路部を同一誘電体基板上に形成した構成
をとったり、前記インピーダンス整合回路部と前記電源
供給端子部および少なくとも前記入力端子部もしくは前
記出力端子部のいずれかを同一誘電体基板上に形成した
構成をとったり、あるいは前記インピーダンス整合回路
部、前記入力端子部、前記出力端子部、前記半導体素子
にバイアスをかけるための電源供給端子部を同一誘電体
基板上に形成したという構成を備えたものである。
ス整合回路部、半導体素子部、入力端子部、出力端子
部、半導体素子にバイアスをかけるための電源供給端子
部、およびそれらの収納容器からなる高周波半導体装置
において、少なくとも前記電源供給端子部と前記インピ
ーダンス整合回路部を同一誘電体基板上に形成した構成
をとったり、前記インピーダンス整合回路部と前記電源
供給端子部および少なくとも前記入力端子部もしくは前
記出力端子部のいずれかを同一誘電体基板上に形成した
構成をとったり、あるいは前記インピーダンス整合回路
部、前記入力端子部、前記出力端子部、前記半導体素子
にバイアスをかけるための電源供給端子部を同一誘電体
基板上に形成したという構成を備えたものである。
作用 本発明は上記した構成により、入力端子部、出力端子
部、半導体素子にバイアスをかけるための電源供給端子
部、インピーダンス整合回路部の接続に用いられていた
金線、金リボン等を省くことができるので、インピーダ
ンス不整合やそれに伴う反射による電力損失等の問題を
解決し、さらに電源供給回路やインピーダンス整合回路
の内部整合化によって周囲の部分も含めて高周波半導体
装置の小型化、マイクロ波部品の実装方法の簡単化をも
図ることが可能である。
部、半導体素子にバイアスをかけるための電源供給端子
部、インピーダンス整合回路部の接続に用いられていた
金線、金リボン等を省くことができるので、インピーダ
ンス不整合やそれに伴う反射による電力損失等の問題を
解決し、さらに電源供給回路やインピーダンス整合回路
の内部整合化によって周囲の部分も含めて高周波半導体
装置の小型化、マイクロ波部品の実装方法の簡単化をも
図ることが可能である。
実施例 以下本発明の一実施例に於ける高周波半導体装置の構
造について図面を参照しながら説明する。第１図（ａ）
は、本発明の第１の実施例に於ける高周波半導体装置の
構成を示す正面図である。すなわち、この半導体装置の
蓋部を取り除き（ただし、わかりやすくするために蓋部
底部の誘電体部分８は残してあるが）上面から見た図で
ある。この第１図（ａ）において、１は放熱を兼ねて半
導体回路部を載せる金属製の基材２は誘電体基板で、こ
の実施例では２つの電源供給端子およびインピーダンス
整合回路が同一誘電体基板上に形成されている。３は金
線を示し、誘電体基板上に形成されたマイクロストリッ
プ線路間を接続したり、トランジスタ４とインピーダン
ス整合回路とを接続したりするのに用いられる。もちろ
ん、金リボン等を用いる場合もある。７は半導体素子に
バイアスをかけるための電源供給端子、ここではトラン
ジスタ４にFET（電界効果トランジスタ）を用いるとす
るとゲートバイアス端子、すなわちマイナス電源を供給
するための端子となる。５は同様にドレインバイアス端
子、すなわちプラス電源を供給するための端子である。
６は入力端子、８は誘電体であり通常２と同じ材料を用
い、蓋部との絶縁に用いる。即ちトリプレート構造とな
ることを考慮する。９はインピーダンス整合回路内で調
整のために用いるスタブであり、10はコンデンサを表
す。第１図（ｂ）は本発明の第１の実施例に於ける高周
波半導体装置の構成を示す斜視図である。11は接地導体
で通常5,6,7などの回路形成膜と同じ材料を用いる。12
はこの半導体装置の蓋である。第１図（ｃ）は本発明の
第１の実施例に於ける高周波半導体装置の構成を示す斜
視図である。第１図（ｂ）および第１図（ｃ）では特に
蓋12の底部にある誘電体８の構成の違いがわかるように
取り上げた。すなわち第１図（ｃ）においては入力端
子、出力端子および電源供給端子の収納容器出口の構造
を不要な周波数を除去する、すなわち信号周波数よりも
低い周波数帯での雑音を除き、半導体素子の発振を防
ぐ、カットオフ構造にしたものである。また、気密封止
構造は、マイクロ波などの超高周波帯において、非常に
厳しい高周波特性が要求される場合や、高い信頼製が要
求される場合には大変有効な手段となる。気密封止の方
法としては低融点ガラスを用いるものが一般的である。
すなわち、400〜500℃の作業温度を持つ硼珪酸鉛系や硼
珪酸亜鉛系をあらかじめ収納容器に塗布し封着用炉の中
で溶着させ、適当な熱冷却スケジュールのもとで管理す
る。こうして気密封止を行う。また、他の封止方法とし
て、Au−Sn等の軟ろうを用いたものや、溶接を用いたも
の等がある。以上のように本発明の第１の実施例によれ
ば、第４図や第５図に示した従来例に比べて、入力端子
部、出力端子部、半導体素子にバイアスをかけるための
電源供給端子部、インピーダンス整合回路部の接続に用
いられていた金線、金リボン等を省くことができるの
で、インピーダンス不整合やそれに伴う反射による電力
損失等の問題を解決し、さらに電源供給回路やインピー
ダンス整合回路の内部整合化によって周囲の部分も含め
て高周波半導体装置の小型化、マイクロ波部品の実装方
法の簡単化をも図ることが可能になった。
造について図面を参照しながら説明する。第１図（ａ）
は、本発明の第１の実施例に於ける高周波半導体装置の
構成を示す正面図である。すなわち、この半導体装置の
蓋部を取り除き（ただし、わかりやすくするために蓋部
底部の誘電体部分８は残してあるが）上面から見た図で
ある。この第１図（ａ）において、１は放熱を兼ねて半
導体回路部を載せる金属製の基材２は誘電体基板で、こ
の実施例では２つの電源供給端子およびインピーダンス
整合回路が同一誘電体基板上に形成されている。３は金
線を示し、誘電体基板上に形成されたマイクロストリッ
プ線路間を接続したり、トランジスタ４とインピーダン
ス整合回路とを接続したりするのに用いられる。もちろ
ん、金リボン等を用いる場合もある。７は半導体素子に
バイアスをかけるための電源供給端子、ここではトラン
ジスタ４にFET（電界効果トランジスタ）を用いるとす
るとゲートバイアス端子、すなわちマイナス電源を供給
するための端子となる。５は同様にドレインバイアス端
子、すなわちプラス電源を供給するための端子である。
６は入力端子、８は誘電体であり通常２と同じ材料を用
い、蓋部との絶縁に用いる。即ちトリプレート構造とな
ることを考慮する。９はインピーダンス整合回路内で調
整のために用いるスタブであり、10はコンデンサを表
す。第１図（ｂ）は本発明の第１の実施例に於ける高周
波半導体装置の構成を示す斜視図である。11は接地導体
で通常5,6,7などの回路形成膜と同じ材料を用いる。12
はこの半導体装置の蓋である。第１図（ｃ）は本発明の
第１の実施例に於ける高周波半導体装置の構成を示す斜
視図である。第１図（ｂ）および第１図（ｃ）では特に
蓋12の底部にある誘電体８の構成の違いがわかるように
取り上げた。すなわち第１図（ｃ）においては入力端
子、出力端子および電源供給端子の収納容器出口の構造
を不要な周波数を除去する、すなわち信号周波数よりも
低い周波数帯での雑音を除き、半導体素子の発振を防
ぐ、カットオフ構造にしたものである。また、気密封止
構造は、マイクロ波などの超高周波帯において、非常に
厳しい高周波特性が要求される場合や、高い信頼製が要
求される場合には大変有効な手段となる。気密封止の方
法としては低融点ガラスを用いるものが一般的である。
すなわち、400〜500℃の作業温度を持つ硼珪酸鉛系や硼
珪酸亜鉛系をあらかじめ収納容器に塗布し封着用炉の中
で溶着させ、適当な熱冷却スケジュールのもとで管理す
る。こうして気密封止を行う。また、他の封止方法とし
て、Au−Sn等の軟ろうを用いたものや、溶接を用いたも
の等がある。以上のように本発明の第１の実施例によれ
ば、第４図や第５図に示した従来例に比べて、入力端子
部、出力端子部、半導体素子にバイアスをかけるための
電源供給端子部、インピーダンス整合回路部の接続に用
いられていた金線、金リボン等を省くことができるの
で、インピーダンス不整合やそれに伴う反射による電力
損失等の問題を解決し、さらに電源供給回路やインピー
ダンス整合回路の内部整合化によって周囲の部分も含め
て高周波半導体装置の小型化、マイクロ波部品の実装方
法の簡単化をも図ることが可能になった。
第２図（ａ）は、本発明の第２の実施例に於ける高周
波半導体装置の構成を示す正面図である。この図に描か
れている高周波半導体装置の構成部品は上述した第１図
（ａ）の構成部品と同様である。構造的に第１図（ａ）
と異なるのはインピーダンス整合回路と電源供給端子お
よび少なくとも入力端子もしくは出力端子のいずれか
（この実施例の場合、入力端子）を同一誘電体基板上に
形成した点である。すなわち第２図（ａ）においては、
同一誘電体基板２上に形成したインピーダンス整合回路
と電源供給端子５、７および入力端子６が同一方向から
収納容器の外へ出されている。このような構成を取る
と、蓋12の底部にある誘電体８が入力側と出力側の２箇
所で済み、蓋12と基材１との間の接着方法がもっと容易
に行える。第２図（ｂ）は、本発明の第２の実施例に於
ける高周波半導体装置の構成を示す斜視図である。第２
図（ｃ）は、本発明の第２の実施例に於ける高周波半導
体装置の構成を示す斜視図である。第２図（ｂ）および
第２図（ｃ）では特に蓋12の底部にある誘電体８の構成
の違いがわかるように取り上げた。すなわち、第２図
（ｃ）においては入力端子、出力端子および電源供給端
子の収納容器出口の構造を不要な周波数を除去する、す
なわち信号周波数よりも低い周波数帯での雑音を除き、
半導体素子の発振を防ぐ、カットオフ構造にしたもので
ある。また気密封止構造は上述した気密封止の説明と同
様であるが、このような構成を取ると蓋12の底部にある
誘電体８が入力側と出力側の２箇所で済み、この第２の
実施例の気密封止の方がもっと容易に行える。以上のよ
うに本発明の第２の実施例によれば第４図や第５図に示
した従来例に比べて、入力端子部、出力端子部、半導体
素子にバイアスをかけるための電源供給端子部、インピ
ーダンス整合回路部の接続に用いられていた金線、金リ
ボン等を省くことができるので、インピーダンス不整合
やそれに伴う反射による電力損失等の問題を解決し、さ
らに電源供給回路やインピーダンス整合回路の内部整合
化によって周囲の部分も含めて高周波半導体装置の小型
化、マイクロ波部品の実装方法の簡単化をも図ることが
可能になる。
波半導体装置の構成を示す正面図である。この図に描か
れている高周波半導体装置の構成部品は上述した第１図
（ａ）の構成部品と同様である。構造的に第１図（ａ）
と異なるのはインピーダンス整合回路と電源供給端子お
よび少なくとも入力端子もしくは出力端子のいずれか
（この実施例の場合、入力端子）を同一誘電体基板上に
形成した点である。すなわち第２図（ａ）においては、
同一誘電体基板２上に形成したインピーダンス整合回路
と電源供給端子５、７および入力端子６が同一方向から
収納容器の外へ出されている。このような構成を取る
と、蓋12の底部にある誘電体８が入力側と出力側の２箇
所で済み、蓋12と基材１との間の接着方法がもっと容易
に行える。第２図（ｂ）は、本発明の第２の実施例に於
ける高周波半導体装置の構成を示す斜視図である。第２
図（ｃ）は、本発明の第２の実施例に於ける高周波半導
体装置の構成を示す斜視図である。第２図（ｂ）および
第２図（ｃ）では特に蓋12の底部にある誘電体８の構成
の違いがわかるように取り上げた。すなわち、第２図
（ｃ）においては入力端子、出力端子および電源供給端
子の収納容器出口の構造を不要な周波数を除去する、す
なわち信号周波数よりも低い周波数帯での雑音を除き、
半導体素子の発振を防ぐ、カットオフ構造にしたもので
ある。また気密封止構造は上述した気密封止の説明と同
様であるが、このような構成を取ると蓋12の底部にある
誘電体８が入力側と出力側の２箇所で済み、この第２の
実施例の気密封止の方がもっと容易に行える。以上のよ
うに本発明の第２の実施例によれば第４図や第５図に示
した従来例に比べて、入力端子部、出力端子部、半導体
素子にバイアスをかけるための電源供給端子部、インピ
ーダンス整合回路部の接続に用いられていた金線、金リ
ボン等を省くことができるので、インピーダンス不整合
やそれに伴う反射による電力損失等の問題を解決し、さ
らに電源供給回路やインピーダンス整合回路の内部整合
化によって周囲の部分も含めて高周波半導体装置の小型
化、マイクロ波部品の実装方法の簡単化をも図ることが
可能になる。
第３図（ａ）は、本発明の第３の実施例に於ける高周
波半導体装置の構成を示す正面図である。この図に描か
れている高周波半導体装置の構成部品は上述した第１図
（ａ）及び第２図（ａ）の構成部品と同様である。構造
的に第１図（ａ）、第２図（ａ）と異なるのはインピー
ダンス整合回路部、入力端子部、出力端子部、半導体素
子にバイアスをかけるための電源供給端子部を同一誘電
体基板上に形成した点である。すなわちこの第３の実施
例第３図（ａ）においては、同一誘電体基板２上にイン
ピーダンス整合回路、半導体素子、入力端子、出力端
子、電源供給端子のすべての構成要素を形成し、さらに
この実施例においては電源供給端子５、７および入力端
子６が同一方向から収納容器の外へ出されている。この
ような構成を取ると、蓋12の底部にある誘電体８が入力
側と出力側の２箇所で済み、蓋12と基材１との間の接着
方法がもっと容易に行えるという利点のほかに、内部回
路の実装、例えば第２図（ａ）に比べて整合回路間の金
線での接続が不要になり、しかも誘電体基板も１枚で済
むという利点もある。第３図（ｂ）は、本発明の第３の
実施例に於ける高周波半導体装置の構成を示す斜視図で
ある。第２図（ｃ）は、本発明の第３の実施例に於ける
高周波半導体装置の構成を示す斜視図である。第３図
（ｂ）および第３図（ｃ）では特に蓋12の底部にある誘
電体８の構成の違いがわかるように取り上げた。すなわ
ち、第３図（ｃ）においては入力端子、出力端子および
電源供給端子の収納容器出口の構造を不要な周波数を除
去する、すなわち信号周波数よりも低い周波数帯での雑
音を除き、半導体素子の発振を防ぐ、カットオフ構造に
したものである。また気密封止構造は上述した気密封止
の説明と同様であるが、このような構成を取ると蓋12の
底部にある誘電体８が入力側と出力側の２箇所で済み、
この気密封止の方がもっと容易に行えるようになる。以
上のように、本発明の第３の実施例によれば本発明の上
述したものと同様の理由から第４図や第５図に示した従
来例に比べて、入力端子部、出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、インピーダン
ス整合回路部の接続に用いられていた金線、金リボン等
を省くことができるので、インピーダンス不整合やそれ
に伴う反射による電力損失等の問題を解決し、さらに電
源供給回路やインピーダンス整合回路の内部整合化によ
って周囲の部分も含めて高周波半導体装置の小型化、マ
イクロ波部品の実装方法の簡単化をも図ることが可能に
なる。
波半導体装置の構成を示す正面図である。この図に描か
れている高周波半導体装置の構成部品は上述した第１図
（ａ）及び第２図（ａ）の構成部品と同様である。構造
的に第１図（ａ）、第２図（ａ）と異なるのはインピー
ダンス整合回路部、入力端子部、出力端子部、半導体素
子にバイアスをかけるための電源供給端子部を同一誘電
体基板上に形成した点である。すなわちこの第３の実施
例第３図（ａ）においては、同一誘電体基板２上にイン
ピーダンス整合回路、半導体素子、入力端子、出力端
子、電源供給端子のすべての構成要素を形成し、さらに
この実施例においては電源供給端子５、７および入力端
子６が同一方向から収納容器の外へ出されている。この
ような構成を取ると、蓋12の底部にある誘電体８が入力
側と出力側の２箇所で済み、蓋12と基材１との間の接着
方法がもっと容易に行えるという利点のほかに、内部回
路の実装、例えば第２図（ａ）に比べて整合回路間の金
線での接続が不要になり、しかも誘電体基板も１枚で済
むという利点もある。第３図（ｂ）は、本発明の第３の
実施例に於ける高周波半導体装置の構成を示す斜視図で
ある。第２図（ｃ）は、本発明の第３の実施例に於ける
高周波半導体装置の構成を示す斜視図である。第３図
（ｂ）および第３図（ｃ）では特に蓋12の底部にある誘
電体８の構成の違いがわかるように取り上げた。すなわ
ち、第３図（ｃ）においては入力端子、出力端子および
電源供給端子の収納容器出口の構造を不要な周波数を除
去する、すなわち信号周波数よりも低い周波数帯での雑
音を除き、半導体素子の発振を防ぐ、カットオフ構造に
したものである。また気密封止構造は上述した気密封止
の説明と同様であるが、このような構成を取ると蓋12の
底部にある誘電体８が入力側と出力側の２箇所で済み、
この気密封止の方がもっと容易に行えるようになる。以
上のように、本発明の第３の実施例によれば本発明の上
述したものと同様の理由から第４図や第５図に示した従
来例に比べて、入力端子部、出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、インピーダン
ス整合回路部の接続に用いられていた金線、金リボン等
を省くことができるので、インピーダンス不整合やそれ
に伴う反射による電力損失等の問題を解決し、さらに電
源供給回路やインピーダンス整合回路の内部整合化によ
って周囲の部分も含めて高周波半導体装置の小型化、マ
イクロ波部品の実装方法の簡単化をも図ることが可能に
なる。
発明の効果 以上のように本発明は、インピーダンス整合回路部、
半導体素子部、入力端子部、出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、およびそれら
の収納容器からなる高周波半導体装置において、少なく
とも前記電源供給端子部と前記インピーダンス整合回路
部を同一誘電体基板上に形成した構成をとったり、前記
インピーダンス整合回路部と前記電源供給端子部および
少なくとも前記入力端子部もしくは前記出力端子部のい
ずれかを同一誘電体基板上に形成した構成をとったり、
あるいは前記インピーダンス整合回路部、前記入力端子
部、前記出力端子部、前記半導体素子にバイアスをかけ
るための電源供給端子部を同一誘電体上に形成したとい
う構成を備えたことにより、入力端子部、出力端子部、
半導体素子にバイアスをかけるための電源供給端子部、
インピーダンス整合回路部の接続に用いられていた金
線、金リボン等を省くことができるので、インピーダン
ス不整合やそれに伴う反射による電力損失等の問題を解
決し、さらに電源供給回路やインピーダンス整合回路の
内部整合化によって周囲の部分も含めて高周波半導体装
置の小型化、マイクロ波部品の実装方法の簡単化をも図
ることが可能になる。
半導体素子部、入力端子部、出力端子部、半導体素子に
バイアスをかけるための電源供給端子部、およびそれら
の収納容器からなる高周波半導体装置において、少なく
とも前記電源供給端子部と前記インピーダンス整合回路
部を同一誘電体基板上に形成した構成をとったり、前記
インピーダンス整合回路部と前記電源供給端子部および
少なくとも前記入力端子部もしくは前記出力端子部のい
ずれかを同一誘電体基板上に形成した構成をとったり、
あるいは前記インピーダンス整合回路部、前記入力端子
部、前記出力端子部、前記半導体素子にバイアスをかけ
るための電源供給端子部を同一誘電体上に形成したとい
う構成を備えたことにより、入力端子部、出力端子部、
半導体素子にバイアスをかけるための電源供給端子部、
インピーダンス整合回路部の接続に用いられていた金
線、金リボン等を省くことができるので、インピーダン
ス不整合やそれに伴う反射による電力損失等の問題を解
決し、さらに電源供給回路やインピーダンス整合回路の
内部整合化によって周囲の部分も含めて高周波半導体装
置の小型化、マイクロ波部品の実装方法の簡単化をも図
ることが可能になる。
第１図（ａ）は本発明の第１の実施例に於ける高周波半
導体装置の構成を示す正面図、第１図（ｂ）は本発明の
第１の実施例に於ける高周波半導体装置の構成を示す斜
視図、第１図（ｃ）は本発明の第１の実施例に於ける高
周波半導体装置の構成を示す斜視図、第２図（ａ）は本
発明の第２の実施例に於ける高周波半導体装置の構成を
示す正面図、第２図（ｂ）は本発明の第２の実施例に於
ける高周波半導体装置の構成を示す斜視図、第２図
（ｃ）は本発明の第２の実施例に於ける高周波半導体装
置の構成を示す斜視図、第３図（ａ）は本発明の第３の
実施例に於ける高周波半導体装置の構成を示す正面図、
第３図（ｂ）は本発明の第３の実施例に於ける高周波半
導体装置の構成を示す斜視図、第３図（ｃ）は本発明の
第３の実施例に於ける高周波半導体装置の構成を示す斜
視図、第４図は従来の技術による高周波半導体装置の構
成を示す斜視図、第５図は従来の技術による高周波半導
体装置の構成を示す正面図である。 １……金属基材、２……誘電体基板、３……金線、４…
…トランジスタ、５……ドレインバイアス端子、６……
入力端子、７……ゲードバイアス端子、８……誘電体、
９……スタブ、10……コンデンサ、11……接地導体、12
……蓋、13……出力端子。
導体装置の構成を示す正面図、第１図（ｂ）は本発明の
第１の実施例に於ける高周波半導体装置の構成を示す斜
視図、第１図（ｃ）は本発明の第１の実施例に於ける高
周波半導体装置の構成を示す斜視図、第２図（ａ）は本
発明の第２の実施例に於ける高周波半導体装置の構成を
示す正面図、第２図（ｂ）は本発明の第２の実施例に於
ける高周波半導体装置の構成を示す斜視図、第２図
（ｃ）は本発明の第２の実施例に於ける高周波半導体装
置の構成を示す斜視図、第３図（ａ）は本発明の第３の
実施例に於ける高周波半導体装置の構成を示す正面図、
第３図（ｂ）は本発明の第３の実施例に於ける高周波半
導体装置の構成を示す斜視図、第３図（ｃ）は本発明の
第３の実施例に於ける高周波半導体装置の構成を示す斜
視図、第４図は従来の技術による高周波半導体装置の構
成を示す斜視図、第５図は従来の技術による高周波半導
体装置の構成を示す正面図である。 １……金属基材、２……誘電体基板、３……金線、４…
…トランジスタ、５……ドレインバイアス端子、６……
入力端子、７……ゲードバイアス端子、８……誘電体、
９……スタブ、10……コンデンサ、11……接地導体、12
……蓋、13……出力端子。
Claims (9)
- 【請求項１】複数の誘電体基板上に形成したマイクロス
トリップ線路に設けたスタブからなるインピーダンス整
合回路部、半導体素子部、入力端子部、出力端子部、半
導体素子にバイアスをかけるために外部からの電源電圧
を印加するための電源供給端子と前記電源供給端子から
前記半導体素子までの配線とからなる電源供給端子部、
およびそれらの収納容器からなる高周波半導体装置にお
いて、少なくとも前記電源供給端子部と前記インピーダ
ンス整合回路部を前記収納容器に配置した前記複数の誘
電体基板のうち少なくともいずれか１つの同一誘電体基
板上に形成したことを特徴とする高周波半導体装置。 - 【請求項２】入力端子部、出力端子部および電源供給端
子部の収納容器出口の構造を不要周波数に対して電磁気
的にシールド構造とすることを特徴とする請求項（１）
記載の高周波半導体装置。 - 【請求項３】収納容器内部を気密封止構造とすることを
特徴とする請求項（１）記載の高周波半導体装置。 - 【請求項４】複数の誘電体基板上に形成したマイクロス
トリップ線路に設けたスタブからなるインピーダンス整
合回路部、半導体素子部、入力端子部、出力端子部、半
導体素子にバイアスをかけるために外部からの電源電圧
を印加するための電源供給端子と前記電源供給端子から
前記半導体素子までの配線とからなる電源供給端子部、
およびそれらの収納容器からなる高周波半導体装置にお
いて、前記インピーダンス整合回路部と前記電源供給端
子部および少なくとも前記入力端子部もしくは前記出力
端子部のいずれかを同一誘電体基板上に形成したことを
特徴とする高周波半導体装置。 - 【請求項５】入力端子部、出力端子部および電源供給端
子部の収納容器出口の構造を不要周波数に対して電磁気
的にシールド構造とすることを特徴とする請求項（４）
記載の高周波半導体装置。 - 【請求項６】収納容器内部を気密封止構造とすることを
特徴とする請求項（４）記載の高周波半導体装置。 - 【請求項７】誘電体基板上に形成したマイクロストリッ
プ線路に設けたスタブからなるインピーダンス整合回路
部、半導体素子部、入力端子部、出力端子部、半導体素
子にバイアスをかけるために外部からの電源電圧を印加
するための電源供給端子と前記電源供給端子から前記半
導体素子までの配線とからなる電源供給端子部、および
それらの収納容器からなる高周波半導体装置において、
前記インピーダンス整合回路部、前記入力端子部、前記
出力端子部、前記電源供給端子部を同一誘電体基板上に
形成したことを特徴とする高周波半導体装置。 - 【請求項８】入力端子部、出力端子部および電源供給端
子部の収納容器出口の構造を不要周波数に対して電磁気
的にシールド構造とすることを特徴とする請求項（７）
記載の高周波半導体装置。 - 【請求項９】収納容器内部を気密封止構造とすることを
特徴とする請求項（７）記載の高周波半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267432A JPH081937B2 (ja) | 1988-10-24 | 1988-10-24 | 高周波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63267432A JPH081937B2 (ja) | 1988-10-24 | 1988-10-24 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114551A JPH02114551A (ja) | 1990-04-26 |
| JPH081937B2 true JPH081937B2 (ja) | 1996-01-10 |
Family
ID=17444763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63267432A Expired - Fee Related JPH081937B2 (ja) | 1988-10-24 | 1988-10-24 | 高周波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081937B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041272A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージ、および半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271160A (ja) * | 1991-01-25 | 1992-09-28 | Mitsubishi Electric Corp | マイクロ波集積回路モジュ−ル |
-
1988
- 1988-10-24 JP JP63267432A patent/JPH081937B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041272A (ja) * | 2004-07-28 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置用パッケージ、および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02114551A (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
| US3651434A (en) | Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling | |
| KR100923720B1 (ko) | 고주파 전자 회로 탑재의 고주파용 패키지 | |
| US4427991A (en) | High frequency semiconductor device | |
| JPH0786460A (ja) | 半導体装置 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
| US3509434A (en) | Packaged semiconductor devices | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| US4825282A (en) | Semiconductor package having side walls, earth-bonding terminal, and earth lead formed in a unitary structure | |
| JPH0897320A (ja) | 電子部品用メタルパッケージ | |
| JPH02114551A (ja) | 高周波半導体装置 | |
| JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JP2529967B2 (ja) | 半導体集積回路装置 | |
| JPH043498A (ja) | 直実装電力増幅器 | |
| JPH05299570A (ja) | 半導体装置 | |
| JPS6129155B2 (ja) | ||
| JPH0445247Y2 (ja) | ||
| JPS5910075B2 (ja) | 電界効果型トランジスタ | |
| WO2023053228A1 (en) | Semiconductor device | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH0774557A (ja) | マイクロ波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |