JPH08234725A - 画像アクセス制御方法及び画像データ制御装置 - Google Patents

画像アクセス制御方法及び画像データ制御装置

Info

Publication number
JPH08234725A
JPH08234725A JP7041065A JP4106595A JPH08234725A JP H08234725 A JPH08234725 A JP H08234725A JP 7041065 A JP7041065 A JP 7041065A JP 4106595 A JP4106595 A JP 4106595A JP H08234725 A JPH08234725 A JP H08234725A
Authority
JP
Japan
Prior art keywords
image
image data
memory
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7041065A
Other languages
English (en)
Inventor
Atsushi Kawachi
厚志 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP7041065A priority Critical patent/JPH08234725A/ja
Publication of JPH08234725A publication Critical patent/JPH08234725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 画像メモリ3へのアクセスを効率的に行い、
処理時間の短縮化を図る。 【構成】 ビットマップメモリ2内に格納された画像デ
ータを画像メモリ3に転送し、画像表示部4に表示する
画像メモリ3制御部を備える画像データ制御装置におい
て、画像メモリ3制御部は、表示画像の移動前と移動後
の画像データ内容を比較する比較処理部と、比較結果、
移動前と移動後とで一致する画像データ領域が存在する
とき、一致した画像データ格納領域以外の格納領域に対
し、変更部分の画像データを転送するデータ転送部と、
移動後のビットマップメモリ2内の画像データと画像メ
モリ3内に格納された画像データとの対応するアドレス
情報を記憶するアドレス記憶部と、アドレス記憶部のア
ドレス情報に基づいて画像表示部4に表示するための画
像データを画像メモリ3内から読み出す画像データ読出
部とを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビットマップメモリか
ら画像表示部に効率良く画像データを転送する画像アク
セス制御方法及び画像データ制御装置に関する。
【0002】
【従来の技術】従来、例えば、CRT(Cathode Ray Tu
be)やLCD(Liquid Crystal Display)等の表示装置
によって画像表示を行う画像表示出力装置としては、一
般に、画像データを格納するビットマップメモリと、表
示装置における画像表示部に画像を表示するための画像
メモリと、画像データのアクセス制御を行う画像制御回
路とを備えている。
【0003】以上の構成において、ビットマップメモリ
内の画像データを画像表示部に表示する場合の処理手順
を図8に基づいて説明する。なお、この例では、ビット
マップメモリは縦Xドット×横Yドットの記憶容量を有
し、画像メモリには少なくとも画像表示部によって表示
可能な表示容量以上の容量が必要であることから、画像
表示部の表示容量と同一容量の縦Mドット×横Nドット
(但し、X>M,Y>N)の記憶容量を有するものとす
る。まず、ビットマップメモリ内の点Aを基準とする矩
形領域ABCDに格納されている画像データを画像表示
部に表示する場合、矩形領域ABCDに格納された画像
データを一旦画像メモリに転送するとともに、この画像
メモリに転送された画像データを所定タイミングで画像
表示部に出力することによって矩形領域ABCDに格納
された画像が画像表示部に表示される。ここで、現在画
像表示部に表示されている表示対象領域を、点Aを基準
とする矩形領域ABCDから点Eを基準とする矩形領域
EFGHに移動させる場合、点Aを基準とする矩形領域
ABCD内の画像データを格納している現在の画像メモ
リの内容を、点Eを基準とする矩形領域EFGH内の画
像データを格納している画像メモリの内容に全て書き換
えることにより、画像表示部に表示される表示対象領域
を、点Eを基準とする矩形領域EFGHに格納された画
像データに切り替えて表示していた。
【0004】
【発明が解決しようとする課題】元来、画像データは、
そのデータ量が膨大であることから画像処理にかかる負
荷は大きく、例えば、各種ソフトウェアにおいてビジュ
アル面での充実が要求される今日にあっては、画像処理
にかかる時間をできる限り抑えることが好ましい。しか
しながら、このような従来の画像データアクセス方法に
あっては、ビットマップメモリ内に格納された画像デー
タの表示位置を移動させる場合、画像メモリ内に重なる
部分のデータがあるにもかかわらず、表示データを格納
する画像メモリ内の全てのデータを書き換えていたた
め、画像表示部による表示切替には時間を要するという
問題点があった。これは、例えば、ウィンドウ表示等に
よって表示位置の移動が頻繁に行われる場合や、画像表
示部におけるデータ数(具体的には、表示色数や表示領
域等)が増加した場合に顕著に現れる。
【0005】本発明の課題は、上記問題点を解消し、画
像メモリへのアクセスを効率的に行い、処理時間の短縮
化を図ることにある。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、発明では、ビットマップメモリ内に格納された画像
データを一旦画像メモリに転送して格納するとともに、
該画像メモリ内に格納された画像データを画像表示部に
表示する画像メモリ制御部を備える画像データ制御装置
において、画像メモリ制御部は、表示画像の移動前と移
動後の画像データ内容を比較する比較処理部と、比較処
理部による比較結果、移動前と移動後とで一致する画像
データ領域が存在するとき、一致した画像データを格納
している画像メモリの格納領域以外の格納領域に対し、
表示画像の移動によって変更した部分の画像データを転
送するデータ転送部と、移動後のビットマップメモリ内
の画像データと画像メモリ内に格納された画像データと
の対応するアドレス情報を記憶するアドレス記憶部と、
アドレス記憶部に記憶されたアドレス情報に基づいて画
像表示部に表示するための画像データを画像メモリ内か
ら読み出す画像データ読出部とを備えるように構成す
る。
【0007】
【作用】画像表示部によって表示される表示容量よりも
大きな容量の画像データをビットマップメモリ内に格納
し、当該ビットマップメモリ内の一部の画像データを画
像メモリに転送して画像表示部による画像表示を行うも
のであり、画像メモリ内に転送されることにより画像表
示部に表示される画像データがビットマップメモリ内を
移動するとき、移動前に画像メモリ内に格納されている
画像データと、移動後のビットマップメモリ内の画像デ
ータとを比較し、比較した結果、移動前と移動後とで一
致する画像データ領域が存在する場合、一致した画像メ
モリ内の画像データ領域をそのままにして、一致しなか
った画像メモリ内のデータ格納領域部分だけにビットマ
ップメモリから移動後の変更された画像データを転送し
て格納するとともに、この画像メモリ内に格納した画像
データのアドレス情報を記憶し、当該アドレス情報に基
づいて画像メモリから画像表示部に表示すべき画像デー
タを読み出す。
【0008】具体的には、図8に示したように縦横X,
Yからなるビットマップメモリ2内において、点Aを基
準とする矩形領域ABCDの画像データを点Eを基準と
する矩形領域EFGHに移動させる場合、矩形領域AB
CDの画像データは、画像メモリに対して書き込まれた
後、1,2,…,M,M+1,…,M×N−1,M×N
の順番でデータを読み出して画像を出力する。これを矩
形領域EFGHの画像データに移動する場合、画像デー
タは変化しない部分(図2(a)中の領域J)はそのま
まで、変化する部分の新しい画像データだけを書き込
む。そして、図2(b)に示すように、b,b+1,・
・・,c,d,d+1,・・・,e,e+1,・・・,
f−1,f,g,g+1,・・・,h−1,hの順番で
データを読み出して画像に出力する。これによって、表
示画像の移動時に、画像メモリに格納された画像データ
の全てを書き換えるのではなく、移動前から変更した部
分のみを書き換えるため、書き換えに要する処理時間が
短縮化される。
【0009】
【実施例】以下、本発明の好適な一実施例を図面を参照
して説明する。図1は、本実施例の画像アクセス制御方
法を適用した画像データ制御装置1のの概略構成を示す
ブロック図である。図1において、画像データ制御装置
1は、ビットマップメモリ2、画像メモリ3、画像表示
部4、CPU5、画像メモリ制御部となる画像制御回路
6からなり、比較処理部,データ転送部,アドレス記憶
部,画像データ読出部の各機能は、CPU5及び画像制
御回路6によって実現されている。ビットマップメモリ
2は、画像データを格納するメモリであり、表示すべき
画像データを画像メモリ3に転送することにより画像表
示部4による画像表示が行われる。なお、画像表示部4
は、図2に示すように、カラム方向(M=10)及びラ
スタ方向(N=10)の表示性能を有し、この画像表示
部4に対応する画像メモリ3のアドレス構成は図3
(b)に示す。
【0010】画像制御回路6は、カラム方向アドレス生
成部7、ラスタ方向アドレス生成部8、アドレス合成部
9、制御信号生成部10から構成されている。カラム方
向アドレス生成部7は、画像メモリ3から表示データを
読み出す場合のカラム方向のアドレスを生成するもので
ある。カラム方向アドレスは、図3(a)に示すよう
に、10個の表示データをアクセスするための0〜9の
範囲のアドレス情報であり、画像メモリ3から表示デー
タを読み出す毎に制御信号生成部10から出力されるパ
ルス信号により+1ずつ加算する。実際の動作では、初
期値をセットし、画像メモリ3から表示データを読み出
すごとに+1ずつ加算し、カラム方向アドレスが9にな
ったら、次は0を生成し、また表示データ読み出し毎に
+1ずつ加算する。また、アドレス生成とは別に10回
の読み出しを終了した時点で、ラスタ方向アドレス生成
部8の動作用信号を1パルス生成し、ラスタ方向アドレ
ス生成部8に出力する。
【0011】ラスタ方向アドレス生成部8は、画像メモ
リ3から表示データを読み出す場合のラスタ方向アドレ
スを生成するものである。ラスタ方向アドレスは、図3
(a)に示すように、10ラインの表示データにアクセ
スするための0〜9の範囲のアドレス情報であり、カラ
ム方向アドレス生成部7から出力されるパルス信号の入
力毎に、+1ずつ加算する。実際の動作では、初期値を
セットし、カラム方向アドレス生成部7からのパルス信
号入力毎に+1ずつ加算し、ラスタ方向アドレスが9に
なったら、次は0を生成し、またパルス信号入力毎に+
1ずつ加算する。アドレス合成部9は、画像メモリ3の
表示データを読み出すためにラスタ方向アドレス生成部
7及びカラム方向アドレス生成部8から生成されたラス
タ方向アドレス及びカラム方向アドレスを合成し、画像
メモリ3にアクセスするためのアドレスを生成するもの
である。制御信号生成部10は、画像表示部4に転送す
る画像データを画像メモリ3から読み出すための画像メ
モリ制御信号を生成し、また、画像メモリ読出アドレス
を生成するカラム方向アドレス生成部7に対し、読み出
し毎にパルス信号を生成し、カラム方向アドレス生成部
7に出力するものである。
【0012】次に、本実施例の動作例を図4〜図7を参
照して説明する。まず、CPU5は、表示しうる全ての
画像データを、図4に示すように、ビットマップメモリ
2に展開する。そして、CPU5は、画像表示部4で表
示しようとするデータ(図5(a)参照)をビットマッ
プメモリ2から読み出し、画像メモリ3にセットする
(図5(b)参照)。
【0013】次に、CPU5は、画像メモリ3から表示
データを読み出すためのカラム方向アドレス初期値(ア
ドレス値:0)及びラスタ方向値アドレス初期値(アド
レス値:0)をカラム方向アドレス生成部7及びラスタ
方向アドレス生成部8にセットする。そして、制御信号
生成部10に画像メモリ3から表示データ読み出しの起
動をかけ、制御信号生成部10,カラム方向アドレス生
成部7,ラスタ方向アドレス生成部8によって、画像メ
モリ3から表示データを読み出す。このとき、カラム方
向アドレス生成部7におけるカラム方向アドレスは、
0,1,2,…,8,9,0,…と表示データ読み出し
毎に+1ずつ加算される。また、カラム方向アドレスが
0になると同時に、カラム方向アドレス生成部7にて出
力されるパルスによりラスタ方向アドレス生成部8のア
ドレスが+1加算される。すなわち、画像メモリ3に対
するアドレスは、アドレス合成部9により、00,0
1,02,…,08,09,10,11,…,98,9
9,00,01,…が出力される。そして、読み出され
た画像データは画像表示部4に転送され、画像表示部4
に表示される。
【0014】ここで、画像表示部4の表示が、図5
(a)から図6(a)に示すように移動によって変更さ
れる場合、CPU5は、変更する部分のデータをビット
マップメモリ2から読み出し、画像メモリ3の変更する
部分にセットする。このときの画像メモリ3内の展開デ
ータを図6(b)に示す。CPU5は、上記処理でセッ
トした画像データのアドレスに対応したカラム方向アド
レス初期値(アドレス値:0)及びラスタ方向アドレス
初期値(アドレス値:3)をカラム方向アドレス生成部
7及びラスタ方向アドレス生成部8にセットする。これ
によって、画像メモリ3に対するアドレスは、アドレス
合成部9により、前述の処理と同様な加算処理が行わ
れ、30,31,32,…,38,39,40,41,
42,…,98,99,00,01,…,08,09,
10,11,…,28,29,30,31,32,3
3,…の順序となる。
【0015】次に、画像表示部4の表示が、図6(a)
から図7(a)に示すように移動によって変更される場
合、CPU5は、変更する部分データをビットマップメ
モリ2から読み出し、画像メモリ3の変更する部分にセ
ットする。このときの画像メモリ3内の展開データを図
7(b)に示す。CPU5は、上記処理でセットしたデ
ータのアドレスに対応したカラムタ方向アドレス初期値
(アドレス値:3)及びラスタム方向アドレス初期値
(アドレス値:3)をカラム方向アドレス生成部7及び
ラスタ方向アドレス生成部8にセットする。これによっ
て、画像メモリ3に対するアドレスは、アドレス合成部
9により、前述の処理と同様な加算処理が行われ、3
3,34,35,…,38,39,30,31,32,
43,44,…,48,49,40,41,42,5
3,54,…,98,99,90,91,92,03,
04,…,08,09,00,01,02,13,1
4,…,18,19,10,11,12,23,24,
…,28,29,20,21,22,33,34,3
5,36,37,…の順序となる。
【0016】このように、画像メモリ3からの読み出し
アドレスを可変にすることで、画像表示部4の表示変更
時に、画像メモリ3内のデータを全て変更する必要がな
くなる。したがって、画像メモリ3内の全てのデータを
変更することなく、画像表示部4の表示を変更すること
ができるので、画像メモリ3への転送処理を高速化する
ことができる。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
によれば、画像メモリ内において変更があった画像デー
タだけを書き換えることにより、画像メモリへのアクセ
スを効率的に行い、処理時間を短縮することができる。
【図面の簡単な説明】
【図1】本実施例における画像データ制御装置の概略構
成を示すブロック図。
【図2】画像表示部の表示領域を示す図。
【図3】カラム方向及びラスタ方向のアドレスの割り付
け例を示す図。
【図4】ビットマップメモリにおける画像データのメモ
リ構成例を示す図。
【図5】画像表示部及び画像メモリのメモリ構成例を示
す図。
【図6】画像表示部及び画像メモリのメモリ構成例を示
す図。
【図7】画像表示部及び画像メモリのメモリ構成例を示
す図。
【図8】表示画像の移動による表示内容の変更処理を説
明するための図。
【符号の説明】
1 画像データ制御装置 2 ビットマップメモリ 3 画像メモリ 4 画像表示部 5CPU 6 画像制御回路 7 カラム方向アドレス生成部 8 ラスタ方向アドレス生成部 9 アドレス合成部 10 制御信号生成部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 画像表示部によって表示される表示容量
    よりも大きな容量の画像データをビットマップメモリ内
    に格納し、当該ビットマップメモリ内の一部の画像デー
    タを画像メモリに転送して画像表示部による画像表示を
    行う際に、 画像メモリ内に転送されることにより画像表示部に表示
    される画像データがビットマップメモリ内を移動すると
    き、移動前に画像メモリ内に格納されている画像データ
    と、移動後のビットマップメモリ内の画像データとを比
    較し、 比較した結果、移動前と移動後とで一致する画像データ
    領域が存在する場合、一致した画像メモリ内の画像デー
    タ領域をそのままにして、一致しなかった画像メモリ内
    のデータ格納領域部分だけにビットマップメモリから移
    動後の変更された画像データを転送して格納するととも
    に、この画像メモリ内に格納した画像データのアドレス
    情報を記憶し、 当該アドレス情報に基づいて画像メモリから画像表示部
    に表示すべき画像データを読み出すことを特徴とする画
    像アクセス制御方法。
  2. 【請求項2】 ビットマップメモリ内に格納された画像
    データを一旦画像メモリに転送して格納するとともに、
    該画像メモリ内に格納された画像データを画像表示部に
    表示する画像メモリ制御部を備える画像データ制御装置
    において、 前記画像メモリ制御部は、 表示画像の移動前と移動後の画像データ内容を比較する
    比較処理部と、 比較処理部による比較結果、移動前と移動後とで一致す
    る画像データ領域が存在するとき、一致した画像データ
    を格納している画像メモリの格納領域以外の格納領域に
    対し、表示画像の移動によって変更した部分の画像デー
    タを転送するデータ転送部と、 移動後のビットマップメモリ内の画像データと画像メモ
    リ内に格納された画像データとの対応するアドレス情報
    を記憶するアドレス記憶部と、 前記アドレス記憶部に記憶されたアドレス情報に基づい
    て画像表示部に表示するための画像データを画像メモリ
    内から読み出す画像データ読出部と、 を備えることを特徴とする画像データ制御装置。
JP7041065A 1995-02-28 1995-02-28 画像アクセス制御方法及び画像データ制御装置 Pending JPH08234725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7041065A JPH08234725A (ja) 1995-02-28 1995-02-28 画像アクセス制御方法及び画像データ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7041065A JPH08234725A (ja) 1995-02-28 1995-02-28 画像アクセス制御方法及び画像データ制御装置

Publications (1)

Publication Number Publication Date
JPH08234725A true JPH08234725A (ja) 1996-09-13

Family

ID=12598042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7041065A Pending JPH08234725A (ja) 1995-02-28 1995-02-28 画像アクセス制御方法及び画像データ制御装置

Country Status (1)

Country Link
JP (1) JPH08234725A (ja)

Similar Documents

Publication Publication Date Title
KR100328424B1 (ko) 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치
US4566000A (en) Image display apparatus and method having virtual cursor
JPS62192791A (ja) イメ−ジ表示装置
JPH0355832B2 (ja)
JPS5960480A (ja) デイスプレイ装置
US4924432A (en) Display information processing apparatus
EP0361434A2 (en) Display emulating system
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
KR100382956B1 (ko) 화상처리장치 및 화상표시장치
JPS62113193A (ja) 記憶回路
JP3124166B2 (ja) Vramの表示アドレス演算回路
JPH0196693A (ja) 表示制御装置
JP2005538399A (ja) 表示システムのための駆動方法、駆動回路、及び駆動装置
JPS6122391A (ja) 表示装置の複写制御方式
JPH04205678A (ja) 画像情報処理装置
JPH0946515A (ja) 拡大表示制御装置
JP2002258827A (ja) 画像表示装置
JPS6146978A (ja) Crt表示装置
JPH03116194A (ja) ディスブレイ制御装置
JPH07271341A (ja) 表示制御装置
JPH0227677B2 (ja)
JP2001195226A (ja) 表示方法及び表示ドライバ装置
JPS63197289A (ja) 単色映像パターンのカラー形式への拡大用論理回路及び該論理回路を有する映像制御装置
JPS62139581A (ja) 図形表示装置