JPH083721B2 - バックアップ装置 - Google Patents
バックアップ装置Info
- Publication number
- JPH083721B2 JPH083721B2 JP15763387A JP15763387A JPH083721B2 JP H083721 B2 JPH083721 B2 JP H083721B2 JP 15763387 A JP15763387 A JP 15763387A JP 15763387 A JP15763387 A JP 15763387A JP H083721 B2 JPH083721 B2 JP H083721B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- electronic device
- circuit
- input
- run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブル・コントローラ等の電子装置
の主機と予備機とから成るバックアップシステムに関す
る。
の主機と予備機とから成るバックアップシステムに関す
る。
プログラマブル・コントローラ（以下PCと称す）は、
論理演算を主体とした演算処理部２と、論理演算内容を
記憶するためのプログラム記憶部３、外部入力機器から
の信号を取込む入力部４、演算結果を外部出力機器へ出
力する出力部５から構成されている。PCの出力部には第
３図に示すように正常運転時ONするRUNリレー６が設け
られている。このRUNリレー６は演算処理部で各種異常
が検出された際、演算処理部から直ちにOFF指令信号が
発せられ、RUN接点７がOFFするとともに、接点X1aで出
力リレー群８の電源もしゃ断し、外部出力機器がOFFと
なるよう構成されている。これによって異常動作時に各
出力を停止して、外部機器の異常な動作を防止する。
論理演算を主体とした演算処理部２と、論理演算内容を
記憶するためのプログラム記憶部３、外部入力機器から
の信号を取込む入力部４、演算結果を外部出力機器へ出
力する出力部５から構成されている。PCの出力部には第
３図に示すように正常運転時ONするRUNリレー６が設け
られている。このRUNリレー６は演算処理部で各種異常
が検出された際、演算処理部から直ちにOFF指令信号が
発せられ、RUN接点７がOFFするとともに、接点X1aで出
力リレー群８の電源もしゃ断し、外部出力機器がOFFと
なるよう構成されている。これによって異常動作時に各
出力を停止して、外部機器の異常な動作を防止する。
また、PCに異常が発生した場合でも、異常動作をなく
す上でダウンタイムを短くし、速に予備機での運転へ移
る方法として特開55-121501号公報および第４図に示すP
C2台によるバックアップシステムが考えられる。即ち第
４図において、PC1（主機）１とPC2（予備機）１′の電
源線、入力配線及び出力配線が並列接続配線されPC1,PC
2とも同時に運転される。但し各出力の各コモン線はPC1
のRUN接点７に共通接続される補助リレー12の接点X3a，
X3bによりそれぞれ制御される。PC1及びPC2が運転開始
すると、RUN接点7,7′がONする。このRUN接点７によ
り、補助リレー12がONし、補助リレー接点X3aが導通
し、接点X3bが非導通となる。このためPC1,PC2は同時に
運転しているが出力機器群11はPC1からの信号のみで制
御されることになる。さてこのシステムにおいて、PC1
（主機）自身が異常を検出すると、PC1からのOFF指令に
よりRUN接点７がOFFし、補助リレー12がOFFする。
す上でダウンタイムを短くし、速に予備機での運転へ移
る方法として特開55-121501号公報および第４図に示すP
C2台によるバックアップシステムが考えられる。即ち第
４図において、PC1（主機）１とPC2（予備機）１′の電
源線、入力配線及び出力配線が並列接続配線されPC1,PC
2とも同時に運転される。但し各出力の各コモン線はPC1
のRUN接点７に共通接続される補助リレー12の接点X3a，
X3bによりそれぞれ制御される。PC1及びPC2が運転開始
すると、RUN接点7,7′がONする。このRUN接点７によ
り、補助リレー12がONし、補助リレー接点X3aが導通
し、接点X3bが非導通となる。このためPC1,PC2は同時に
運転しているが出力機器群11はPC1からの信号のみで制
御されることになる。さてこのシステムにおいて、PC1
（主機）自身が異常を検出すると、PC1からのOFF指令に
よりRUN接点７がOFFし、補助リレー12がOFFする。
即ち補助リレー12の接点X3aが非導通となり、接点X3bが
導通し、出力機器11の制御は自動的にPC2（予備機）
１′に切換えられるためPC1に異常があってもダウンタ
イム無しにシステムを連続運転することができる。
導通し、出力機器11の制御は自動的にPC2（予備機）
１′に切換えられるためPC1に異常があってもダウンタ
イム無しにシステムを連続運転することができる。
上記従来技術はバックアップ運転の際の運転切替につ
いて配慮がされておらず、主機のRUN接点を経由して補
助リレーを外部に設けなければならず、機器設置時に機
器・配線コストが高いという問題点があった。
いて配慮がされておらず、主機のRUN接点を経由して補
助リレーを外部に設けなければならず、機器設置時に機
器・配線コストが高いという問題点があった。
本発明の目的はバックアップ運転をする場合、主機と
予備機間の配線を容易にすることにある。
予備機間の配線を容易にすることにある。
本発明は上記目的を達成するために、バックアップ装
置を、論理演算を主体として行う演算処理部と、この論
理演算内容を記憶するためのプログラム記憶部と、外部
入力機器からの信号を取り込む入力部と、演算結果内容
を出力するための出力部と、この出力部から外部出力機
器へ信号を伝達する複数の出力リレーと、入力部に信号
を取り込む入力配線及び出力リレーからの出力配線が接
続された端子台と、演算処理部、プログラム記憶部、入
力部、出力部及び出力リレーを格納するとともに上記端
子台がその側面の少なくとも一つに装着された筐体をそ
れぞれ有する第一の電子装置と第二の電子装置を備え、 第一の電子装置と第二の電子装置はそれぞれその異常
動作に基づいて動作するRUN回路と出力リレーに直列接
続されて外部出力機器への信号の伝達を禁止する出力禁
止回路を筐体内に有し、RUN回路の出力及び出力禁止回
路の入力が選択的に接続される接続端子と、この接続端
子とRUN回路及び出力禁止回路の間に介在してRUN回路の
出力と出力禁止回路の入力を選択的に接続端子に接続す
る切り替えスイッチと、 筐体の上面に配置されて端子台と並列接続された第一
のコネクタと、筐体の底面の第一のコネクタに対応する
位置に配置されて端子台と並列接続された第二のコネク
タを有し、 第一電子装置は切り替えスイッチがRUN回路の出力に
接続され、第二電子装置は切り替えスイッチが出力禁止
回路の入力に接続され、 第一電子装置のRUN動作に基づいて第二電子装置の出
力禁止回路の禁止動作を解除するようにRUN回路と出力
禁止回路が電気的に接続され、 第一電子装置と第二電子装置はそのいずれか一方が下
方に位置して他方がその上方に重ねあわされて、第一電
子装置と第二電子装置のうち下方に位置する一方の第一
のコネクタと他方の第二のコネクタが接続されて、第一
電子装置と第二電子装置の入力配線の対応するもの同志
が該当の外部入力機器に共通接続されるとともに、出力
配線の対応するもの同志が該当の外部出力機器に共通接
続され、 第一電子装置の端子台に外部入力機器及び外部出力機
器の配線が接続されるよう構成したことを特徴とするも
のである。
置を、論理演算を主体として行う演算処理部と、この論
理演算内容を記憶するためのプログラム記憶部と、外部
入力機器からの信号を取り込む入力部と、演算結果内容
を出力するための出力部と、この出力部から外部出力機
器へ信号を伝達する複数の出力リレーと、入力部に信号
を取り込む入力配線及び出力リレーからの出力配線が接
続された端子台と、演算処理部、プログラム記憶部、入
力部、出力部及び出力リレーを格納するとともに上記端
子台がその側面の少なくとも一つに装着された筐体をそ
れぞれ有する第一の電子装置と第二の電子装置を備え、 第一の電子装置と第二の電子装置はそれぞれその異常
動作に基づいて動作するRUN回路と出力リレーに直列接
続されて外部出力機器への信号の伝達を禁止する出力禁
止回路を筐体内に有し、RUN回路の出力及び出力禁止回
路の入力が選択的に接続される接続端子と、この接続端
子とRUN回路及び出力禁止回路の間に介在してRUN回路の
出力と出力禁止回路の入力を選択的に接続端子に接続す
る切り替えスイッチと、 筐体の上面に配置されて端子台と並列接続された第一
のコネクタと、筐体の底面の第一のコネクタに対応する
位置に配置されて端子台と並列接続された第二のコネク
タを有し、 第一電子装置は切り替えスイッチがRUN回路の出力に
接続され、第二電子装置は切り替えスイッチが出力禁止
回路の入力に接続され、 第一電子装置のRUN動作に基づいて第二電子装置の出
力禁止回路の禁止動作を解除するようにRUN回路と出力
禁止回路が電気的に接続され、 第一電子装置と第二電子装置はそのいずれか一方が下
方に位置して他方がその上方に重ねあわされて、第一電
子装置と第二電子装置のうち下方に位置する一方の第一
のコネクタと他方の第二のコネクタが接続されて、第一
電子装置と第二電子装置の入力配線の対応するもの同志
が該当の外部入力機器に共通接続されるとともに、出力
配線の対応するもの同志が該当の外部出力機器に共通接
続され、 第一電子装置の端子台に外部入力機器及び外部出力機
器の配線が接続されるよう構成したことを特徴とするも
のである。
RUN回路は正常運転時と異常検出時に駆動される。出
力禁止回路は常時出力リレーからの出力を禁止し、異常
発生時にこの禁止を解除する。全出力リレーをOFFさせ
る。
力禁止回路は常時出力リレーからの出力を禁止し、異常
発生時にこの禁止を解除する。全出力リレーをOFFさせ
る。
主機と（第一電子装置）予備機（第二電子装置）によ
るバックアップ運転において、主機のRUN回路と予備機
の出力禁止回路を外部配線により接続しておくと、正常
動作時には予備後の出力禁止回路が動作して、予備機の
出力リレーが働くことはない。一方主機が異常になる
と、主機のRUN接回路を介して主機の出力リレーがOFFす
る。同時に予備機の出力禁止回路の禁止動作が解除され
るので、予備機の出力リレーからの信号伝達が開始さ
れ、主機の異常時は予備機によってバックアップされ
る。また、主機と予備機は筐体の上面に配置されて端子
台と並列接続された第一のコネクタと、筐体の底面の第
一のコネクタに対応する位置に配置されて端子台と並列
接続された第二のコネクタを有しているので、主機と予
備機を上下に重ねあわせることにより主機と予備機の入
／出力を接続することができ、主機の端子台に外部入力
機器及び外部出力機器の配線を接続するだけで済み、主
機と予備機間の入／出力の外部配線を省略できる。
るバックアップ運転において、主機のRUN回路と予備機
の出力禁止回路を外部配線により接続しておくと、正常
動作時には予備後の出力禁止回路が動作して、予備機の
出力リレーが働くことはない。一方主機が異常になる
と、主機のRUN接回路を介して主機の出力リレーがOFFす
る。同時に予備機の出力禁止回路の禁止動作が解除され
るので、予備機の出力リレーからの信号伝達が開始さ
れ、主機の異常時は予備機によってバックアップされ
る。また、主機と予備機は筐体の上面に配置されて端子
台と並列接続された第一のコネクタと、筐体の底面の第
一のコネクタに対応する位置に配置されて端子台と並列
接続された第二のコネクタを有しているので、主機と予
備機を上下に重ねあわせることにより主機と予備機の入
／出力を接続することができ、主機の端子台に外部入力
機器及び外部出力機器の配線を接続するだけで済み、主
機と予備機間の入／出力の外部配線を省略できる。
以下、本発明の一実施例を第２図により説明する。PC
は論理演算を主体とした演算処理部２、論理演算内容を
記憶するためのプログラム記憶部３、外部入力機器から
の信号を取込む入力部４、演算結果を出力する出力部
５、出力部から外部出力機器へ信号を伝達する出力リレ
ー群８、正常運転時ONし、演算処理部２が異常を検出し
た際にOFFするRUNリレー６及びRUN接点７、（RUN回路）
（常開接点X1a）更に出力禁止リレー９（出力禁止回
路）から構成される。ここで出力禁止リレー９のコイル
の一端及びリレー駆動電源の極は外部接続端子へ接続
されている。出力禁止リレー９の常閉接点X2bはリレー
駆動電源と出力リレー群８の間に接続されている。また
RUN接点７も外部接続端子へ接続されている。PCの運転
が開始されると、出力部５からの信号によって正常運転
時はRUNリレー６が励磁されて、RUN接点７がON（閉）す
るとともに、出力リレー群８へリレー駆動電源が供給さ
れ、演算処理部２での結果が各接点8aを介して外部出力
機器へ出力される。演算処理部８で異常が検出される
と、OFF指令信号がワイヤl6を介して各駆動トランジス
タに供給されて各RUNリレー６は直ちにOFF（開）し、RU
N接点７（X1a）がOFFするとともに、出力リレー群８へ
のリレー供給電源がしゃ断され、出力リレーの接点8aは
全てOFFとなるよう構成されている。さて出力禁止リレ
ー９を外部から制御する外部端子Ta,Tbを短絡すると、
リレー駆動電源Ｅによって出力禁止リレー９（X2）が励
磁されて、リレー接点X2b（常閉接点）が“開”とな
り、出力リレー群８への給電がしゃ断され、出力リレー
群８は全て非励磁状態となる。
は論理演算を主体とした演算処理部２、論理演算内容を
記憶するためのプログラム記憶部３、外部入力機器から
の信号を取込む入力部４、演算結果を出力する出力部
５、出力部から外部出力機器へ信号を伝達する出力リレ
ー群８、正常運転時ONし、演算処理部２が異常を検出し
た際にOFFするRUNリレー６及びRUN接点７、（RUN回路）
（常開接点X1a）更に出力禁止リレー９（出力禁止回
路）から構成される。ここで出力禁止リレー９のコイル
の一端及びリレー駆動電源の極は外部接続端子へ接続
されている。出力禁止リレー９の常閉接点X2bはリレー
駆動電源と出力リレー群８の間に接続されている。また
RUN接点７も外部接続端子へ接続されている。PCの運転
が開始されると、出力部５からの信号によって正常運転
時はRUNリレー６が励磁されて、RUN接点７がON（閉）す
るとともに、出力リレー群８へリレー駆動電源が供給さ
れ、演算処理部２での結果が各接点8aを介して外部出力
機器へ出力される。演算処理部８で異常が検出される
と、OFF指令信号がワイヤl6を介して各駆動トランジス
タに供給されて各RUNリレー６は直ちにOFF（開）し、RU
N接点７（X1a）がOFFするとともに、出力リレー群８へ
のリレー供給電源がしゃ断され、出力リレーの接点8aは
全てOFFとなるよう構成されている。さて出力禁止リレ
ー９を外部から制御する外部端子Ta,Tbを短絡すると、
リレー駆動電源Ｅによって出力禁止リレー９（X2）が励
磁されて、リレー接点X2b（常閉接点）が“開”とな
り、出力リレー群８への給電がしゃ断され、出力リレー
群８は全て非励磁状態となる。
上記のように構成されたPC2台でバックアップ運転す
る場合の配線例を第１図に示す。PC1（主機・第一電子
装置）とPC2（予備機・第二電子装置）は電源線、入力
配線及び出力配線の全てが並列に配線されており、PC1
（主機）のRUN接点７からPC2（予備機）の出力禁止リレ
ー９′の外部端子Ta′,Tb′へワイヤー16で配線されて
いる。このような外部配線のもとで、PC1（主機）及びP
C2（予備機）へ運転指令を発すると、PC1,PC2とも運転
を開始し、各々のRUN接点7,7′がONする。ここでPC1のR
UN接点７とPC2の出力禁止リレー９′の外部端子Ta′,T
b′が接続されているので、PC1のRUN接点７がONすると
同時にPC2の出力禁止リレー９′がONし、出力禁止リレ
ー９′の接点X2b′が“開”となり、出力リレー群８′
へは給電されないため、出力リレー群８′は動作せず、
外部出力機器群11は主機であるPC1により駆動され全体
システムはPC1で運転される。但し予備機のPC2も同時に
論理演算を行っており、最終段の出力リレー群８′が演
算結果が出力されないだけであって内部の演算処理部の
状態はPC1,PC2とも全く同一状態である。
る場合の配線例を第１図に示す。PC1（主機・第一電子
装置）とPC2（予備機・第二電子装置）は電源線、入力
配線及び出力配線の全てが並列に配線されており、PC1
（主機）のRUN接点７からPC2（予備機）の出力禁止リレ
ー９′の外部端子Ta′,Tb′へワイヤー16で配線されて
いる。このような外部配線のもとで、PC1（主機）及びP
C2（予備機）へ運転指令を発すると、PC1,PC2とも運転
を開始し、各々のRUN接点7,7′がONする。ここでPC1のR
UN接点７とPC2の出力禁止リレー９′の外部端子Ta′,T
b′が接続されているので、PC1のRUN接点７がONすると
同時にPC2の出力禁止リレー９′がONし、出力禁止リレ
ー９′の接点X2b′が“開”となり、出力リレー群８′
へは給電されないため、出力リレー群８′は動作せず、
外部出力機器群11は主機であるPC1により駆動され全体
システムはPC1で運転される。但し予備機のPC2も同時に
論理演算を行っており、最終段の出力リレー群８′が演
算結果が出力されないだけであって内部の演算処理部の
状態はPC1,PC2とも全く同一状態である。
上記状態で主機のPC1の演算処理部（第２図には図示
省略）のウオッチドッグタイマ回路等が異常を検出する
と、演算処理部から出力ラッチへRUNリレーOFF指令が発
せられPC1のRUNリレー６が非励磁となってRUN接点X1aが
“開”になるため、出力リレー群８が非励磁になるとと
もに、PC2の出力禁止リレー９′が非励磁になり、出力
禁止リレー９′の常閉接点X2b′が“閉”になるため、P
C2の出力リレー群８′へ供電され、外部出力機器群11は
PC2で駆動される。以上のように、主機PC1のRUN接点７
と予備機PC2の出力禁止リレー９′の外部端子Ta′,Tb′
をワイヤーで接続しておくことにより、主機PC1に異常
が発生した場合、自動的に予備機PC2が働き出すため、P
C1からPC2への切換り時にダウンタイムなどでシステム
が稼動できる。
省略）のウオッチドッグタイマ回路等が異常を検出する
と、演算処理部から出力ラッチへRUNリレーOFF指令が発
せられPC1のRUNリレー６が非励磁となってRUN接点X1aが
“開”になるため、出力リレー群８が非励磁になるとと
もに、PC2の出力禁止リレー９′が非励磁になり、出力
禁止リレー９′の常閉接点X2b′が“閉”になるため、P
C2の出力リレー群８′へ供電され、外部出力機器群11は
PC2で駆動される。以上のように、主機PC1のRUN接点７
と予備機PC2の出力禁止リレー９′の外部端子Ta′,Tb′
をワイヤーで接続しておくことにより、主機PC1に異常
が発生した場合、自動的に予備機PC2が働き出すため、P
C1からPC2への切換り時にダウンタイムなどでシステム
が稼動できる。
また主機１が異常から復帰した場合、主機のRUN接点
７がONするので、予備機１′の出力禁止リレー９′が励
磁され、予備機１′の出力リレー群８′が非励磁となっ
て、主機の出力リレー群８により外部機器群11が駆動さ
れるため、運転は主機１に自動的に切換え移行される。
７がONするので、予備機１′の出力禁止リレー９′が励
磁され、予備機１′の出力リレー群８′が非励磁となっ
て、主機の出力リレー群８により外部機器群11が駆動さ
れるため、運転は主機１に自動的に切換え移行される。
第５図はPC内部で入力用と出力用のそれぞれの外部機
器接続端子台14の各端子と電気的に並列に接続されたコ
ネクタ13を備えた他の実施例のPCの回路図を示す。第１
図と同一部分には同一番号を付す。このPCの構造を第６
図に示す。即ち上側面と下側面に端子台に対応したコネ
クタ13が配置されている。コネクタ13は製品の表面と同
一面位置となっているため、第６図（ｂ）には表われて
いない。このPCを用いて、第２図で説明したと同様なバ
ックアップ運転を実施しようとすると、第７図のような
結線図となり、外部入力機器群10及び外部出力機器群11
との配線は主機PC1だけで済む。また主機PC1と予備機PC
2の間は、主機PC1のRUN接点７と予備機PC2の出力禁止リ
レー端子Ta′,Tb′の配線とをケーブル16で接続すると
共に、コネクタ13・13′間を多芯ケーブル15で接続す
る。このため、外部配線が簡単になる。
器接続端子台14の各端子と電気的に並列に接続されたコ
ネクタ13を備えた他の実施例のPCの回路図を示す。第１
図と同一部分には同一番号を付す。このPCの構造を第６
図に示す。即ち上側面と下側面に端子台に対応したコネ
クタ13が配置されている。コネクタ13は製品の表面と同
一面位置となっているため、第６図（ｂ）には表われて
いない。このPCを用いて、第２図で説明したと同様なバ
ックアップ運転を実施しようとすると、第７図のような
結線図となり、外部入力機器群10及び外部出力機器群11
との配線は主機PC1だけで済む。また主機PC1と予備機PC
2の間は、主機PC1のRUN接点７と予備機PC2の出力禁止リ
レー端子Ta′,Tb′の配線とをケーブル16で接続すると
共に、コネクタ13・13′間を多芯ケーブル15で接続す
る。このため、外部配線が簡単になる。
第８図に主機１と予備機２を左右に配置した例を示
す。第９図は主機１と予備機２を上下に配置した例を示
す。いずれも主機と予備機は、多芯ケーブル15で接続さ
れ、主機のRUN接点７から予備機の出力禁止リレー端子T
a′,Tb′へ配線することでバックアップ運転が可能とな
る。外部機器は主機１へ接続するだけでよく、予備機２
の配線が簡略化される。
す。第９図は主機１と予備機２を上下に配置した例を示
す。いずれも主機と予備機は、多芯ケーブル15で接続さ
れ、主機のRUN接点７から予備機の出力禁止リレー端子T
a′,Tb′へ配線することでバックアップ運転が可能とな
る。外部機器は主機１へ接続するだけでよく、予備機２
の配線が簡略化される。
第10図は、端子台14・14′と並列接続されたコネクタ
13・13′に加え、マスタ・スレーブ切換スイッチ17を設
けた回路図を示す。このスイッチは端子台Ta,TbをRUN接
点７の出力信号とするか、出力禁止リレー９の入力信号
とするかを切換えるもので、主機（PC1）ではマスタ
に、予備機（PC2）ではスレーブに設定し、各々の端子T
a,Tbを接続することによりバックアップ運転が可能とな
る。ここでワイヤー16を多芯ケーブル15に含めれば多芯
ケーブル151本で済む。
13・13′に加え、マスタ・スレーブ切換スイッチ17を設
けた回路図を示す。このスイッチは端子台Ta,TbをRUN接
点７の出力信号とするか、出力禁止リレー９の入力信号
とするかを切換えるもので、主機（PC1）ではマスタ
に、予備機（PC2）ではスレーブに設定し、各々の端子T
a,Tbを接続することによりバックアップ運転が可能とな
る。ここでワイヤー16を多芯ケーブル15に含めれば多芯
ケーブル151本で済む。
第11図は端子台14と並列接続されたコネクタ13を正面
カバー部とケース底面に配置し、ケース上側面にマスタ
・スレーブ切換スイッチ17を備えたPCを示す。この様に
構成されたPCを上下に重ね合わせ、バックアップ運転す
る例を第12図に示す。重ね合わせることにより主機と予
備機のコネクタが自動的に嵌合し、端子台同志が並列接
続される。マスタ・スレーブ切換スイッチ17を主機１で
はマスタ側に、予備機１′ではスレーブ側に設定するこ
とにより、バックアップ運転が可能である。
カバー部とケース底面に配置し、ケース上側面にマスタ
・スレーブ切換スイッチ17を備えたPCを示す。この様に
構成されたPCを上下に重ね合わせ、バックアップ運転す
る例を第12図に示す。重ね合わせることにより主機と予
備機のコネクタが自動的に嵌合し、端子台同志が並列接
続される。マスタ・スレーブ切換スイッチ17を主機１で
はマスタ側に、予備機１′ではスレーブ側に設定するこ
とにより、バックアップ運転が可能である。
第13図はマスタ・スレーブスイッチ17・17′を押釦ス
イッチとし、押釦スイッチが押されている状態の時、PC
はスレーブ側へ設定される。PCを上下に重ね合わせる
と、下のPCの押釦スイッチは常に押されている為、スレ
ーブに設定される。即ち、重ね合せにより主機へ配線す
るだけで、バックアップ運転が行える。これは、スイッ
チ操作が不用となる。
イッチとし、押釦スイッチが押されている状態の時、PC
はスレーブ側へ設定される。PCを上下に重ね合わせる
と、下のPCの押釦スイッチは常に押されている為、スレ
ーブに設定される。即ち、重ね合せにより主機へ配線す
るだけで、バックアップ運転が行える。これは、スイッ
チ操作が不用となる。
以上の実施例によれば、単独システムでの試運転の
際、出力禁止リレーをONさせておくことにより外部出力
機器をONさせないで試運転（シミュレーション）ができ
るので、安全性を向上させることができる。
際、出力禁止リレーをONさせておくことにより外部出力
機器をONさせないで試運転（シミュレーション）ができ
るので、安全性を向上させることができる。
本発明によれば、主機と予備機が異常動作に基づいて
動作するRUN回路と出力リレーに直列接続されて外部出
力機器への信号の伝達を禁止する出力禁止回路を内蔵し
ているとともに、主機と予備機を重ねてコネクタを接続
することにより主機と予備機間の入力／出力の配線が接
続されるので、外部補助リレー等を不要にできるととも
にバックアップ運転を行う場合の主機と予備機の間の配
線を簡略化でき、配線の容易なバックアップ装置を得る
ことができる。
動作するRUN回路と出力リレーに直列接続されて外部出
力機器への信号の伝達を禁止する出力禁止回路を内蔵し
ているとともに、主機と予備機を重ねてコネクタを接続
することにより主機と予備機間の入力／出力の配線が接
続されるので、外部補助リレー等を不要にできるととも
にバックアップ運転を行う場合の主機と予備機の間の配
線を簡略化でき、配線の容易なバックアップ装置を得る
ことができる。
第１図は本発明の一実施例の回路図、第２図は第１図の
内部配線図、第３図は従来例の内部回路図、第４図は第
３図の外部配線図、第５図は本発明の第二実施例の回路
図、第６図は同じくその構造を示し（ａ）は側面図で
（ｂ）は平面図、第７図は同じくその結線図、第８図は
その横置き例を示し（ａ）は側面図で（ｂ）は平面図、
第９図は積重ねの例を示し（ａ）は側面図で（ｂ）は平
面図、第10図は本発明の第三実施例の結線図、第11図は
その構造図を示し（ａ）は正面図で（ｂ）は側面図で
（ｃ）は平面図、第12図は同じく上下に積重ねた例を示
し（ａ）は正面図で（ｂ）は側面図で（ｃ）は平面図、
第13図は本発明の第４実施例の構造を示し（ａ）は正面
図で（ｂ）は側面図で（ｃ）は平面図である。 １……第一電子装置、１′……第二電子装置、２……演
算処理部、５……出力部、８・８′……出力リレー群、
６・６′……RUNリレー、７・７′……RUN回路、９・
９′……出力禁止回路。
内部配線図、第３図は従来例の内部回路図、第４図は第
３図の外部配線図、第５図は本発明の第二実施例の回路
図、第６図は同じくその構造を示し（ａ）は側面図で
（ｂ）は平面図、第７図は同じくその結線図、第８図は
その横置き例を示し（ａ）は側面図で（ｂ）は平面図、
第９図は積重ねの例を示し（ａ）は側面図で（ｂ）は平
面図、第10図は本発明の第三実施例の結線図、第11図は
その構造図を示し（ａ）は正面図で（ｂ）は側面図で
（ｃ）は平面図、第12図は同じく上下に積重ねた例を示
し（ａ）は正面図で（ｂ）は側面図で（ｃ）は平面図、
第13図は本発明の第４実施例の構造を示し（ａ）は正面
図で（ｂ）は側面図で（ｃ）は平面図である。 １……第一電子装置、１′……第二電子装置、２……演
算処理部、５……出力部、８・８′……出力リレー群、
６・６′……RUNリレー、７・７′……RUN回路、９・
９′……出力禁止回路。
Claims (1)
- 【請求項１】論理演算を主体として行う演算処理部と、
この論理演算内容を記憶するためのプログラム記憶部
と、外部入力機器からの信号を取り込む入力部と、演算
結果内容を出力するための出力部と、この出力部から外
部出力機器へ信号を伝達する複数の出力リレーと、上記
入力部に信号を取り込む入力配線及び上記出力リレーか
らの出力配線が接続された端子台と、上記演算処理部、
プログラム記憶部、入力部、出力部及び出力リレーを格
納するとともに上記端子台がその側面の少なくとも一つ
に装着された筐体をそれぞれ有する第一の電子装置と第
二の電子装置を備え、 上記第一の電子装置と第二の電子装置はそれぞれその異
常動作に基づいて動作するRUN回路と上記出力リレーに
直列接続されて上記外部出力機器への信号の伝達を禁止
する出力禁止回路を上記筐体内に有し、上記RUN回路の
出力及び上記出力禁止回路の入力が選択的に接続される
接続端子と、この接続端子と上記RUN回路及び上記出力
禁止回路の間に介在して上記RUN回路の出力と上記出力
禁止回路の入力を選択的に上記接続端子に接続する切り
替えスイッチと、 上記筐体の上面に配置されて上記端子台と並列接続され
た第一のコネクタと、上記筐体の底面の上記第一のコネ
クタに対応する位置に配置されて上記端子台と並列接続
された第二のコネクタを有し、 上記第一電子装置は上記切り替えスイッチが上記RUN回
路の出力に接続され、上記第二電子装置は上記切り替え
スイッチが出力禁止回路の入力に接続され、 上記第一電子装置のRUN動作に基づいて上記第二電子装
置の出力禁止回路の上記禁止動作を解除するように上記
RUN回路と出力禁止回路が電気的に接続され、 上記第一電子装置と上記第二電子装置はそのいずれか一
方が下方に位置して他方がその上方に重ねあわされて、
上記第一電子装置と上記第二電子装置のうち下方に位置
する一方の第一のコネクタと他方の第二のコネクタが接
続されて、上記第一電子装置と上記第二電子装置の上記
入力配線の対応するもの同志が該当の外部入力機器に共
通接続されるとともに、上記出力配線の対応するもの同
志が該当の外部出力機器に共通接続され、 上記第一電子装置の上記端子台に上記外部入力機器及び
上記外部出力機器の配線が接続されるよう構成されたこ
とを特徴とするバックアップ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15763387A JPH083721B2 (ja) | 1987-06-26 | 1987-06-26 | バックアップ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15763387A JPH083721B2 (ja) | 1987-06-26 | 1987-06-26 | バックアップ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS643701A JPS643701A (en) | 1989-01-09 |
| JPH083721B2 true JPH083721B2 (ja) | 1996-01-17 |
Family
ID=15653985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15763387A Expired - Lifetime JPH083721B2 (ja) | 1987-06-26 | 1987-06-26 | バックアップ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083721B2 (ja) |
-
1987
- 1987-06-26 JP JP15763387A patent/JPH083721B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS643701A (en) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7610119B2 (en) | Safety controller and system using same | |
| JP4741620B2 (ja) | 少なくとも２つの航空機座席用の制御及び電源システム | |
| CN114348057B (zh) | 一种主备决策控制设备和系统、轨道交通控制区域控制器 | |
| JPH083721B2 (ja) | バックアップ装置 | |
| JPS6248841B2 (ja) | ||
| US5268593A (en) | Switching power source circuit | |
| US6208038B1 (en) | Electrical load management method and apparatus for a vessel | |
| US5790399A (en) | Electrical load management method and apparatus for a vessel | |
| JPH0739074A (ja) | 受変電設備 | |
| JPH04128000A (ja) | プレス加工用トランスファーラインの非常停止出力制御装置 | |
| JP4238706B2 (ja) | セーフティコントローラ | |
| JPH0117440Y2 (ja) | ||
| JPH0760331B2 (ja) | 装置接続切換システム | |
| US20240103474A1 (en) | Safety i/o module with multi-channel high side switch | |
| JPH03220060A (ja) | 電子連動装置の現場機器入出力装置 | |
| JPS6345605A (ja) | 複合制御装置 | |
| JPH0614959Y2 (ja) | プレス自動化装置の非常停止制御装置 | |
| JP2005115698A (ja) | 設定構造およびそれを用いたセーフティコントローラ | |
| CN108448471B (zh) | 刀片式智能多电源转换装置 | |
| JPH0364879A (ja) | マザーボード | |
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JPH0141070B2 (ja) | ||
| JPH0736669B2 (ja) | インタ−ロツク装置 | |
| JPS62295102A (ja) | 多重化コントロ−ラ用出力選別論理回路 | |
| JPH04216104A (ja) | 通信システム |