JPH0846037A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH0846037A JPH0846037A JP17714494A JP17714494A JPH0846037A JP H0846037 A JPH0846037 A JP H0846037A JP 17714494 A JP17714494 A JP 17714494A JP 17714494 A JP17714494 A JP 17714494A JP H0846037 A JPH0846037 A JP H0846037A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- film
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】所定深さのコンタクトホールを得ることが可能
なコンタクトホールの形成方法を提供する。 【構成】層間絶縁膜内に配された下層配線１と層間絶縁
膜２上に配される上層配線とを接続するためのコンタク
トホール１７ａ，１７ｂの形成方法において、層間絶縁
膜２上に該層間絶縁膜材料と反応性イオンエッチングの
エッチング選択比を取ることが可能な導電材料からなる
導電膜２０を形成する。
なコンタクトホールの形成方法を提供する。 【構成】層間絶縁膜内に配された下層配線１と層間絶縁
膜２上に配される上層配線とを接続するためのコンタク
トホール１７ａ，１７ｂの形成方法において、層間絶縁
膜２上に該層間絶縁膜材料と反応性イオンエッチングの
エッチング選択比を取ることが可能な導電材料からなる
導電膜２０を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造法
に好適なコンタクト形成法に関する。
に好適なコンタクト形成法に関する。
【０００２】
【従来の技術】半導体装置の製造方法における、特に多
層配線の形成において、下層Ａｌ配線上に上層Ａｌ配線
を形成する場合、下層Ａｌ配線上の層間絶縁膜にコンタ
クトホールを形成する必要がある。
層配線の形成において、下層Ａｌ配線上に上層Ａｌ配線
を形成する場合、下層Ａｌ配線上の層間絶縁膜にコンタ
クトホールを形成する必要がある。
【０００３】図５は層間絶縁膜２内に配された下層Ａｌ
配線１ａ，１ｂにコンタクトホールを形成する第１の従
来の工程を示す断面図である。特に、図５（ａ）に示す
ように、下層Ａｌ配線１ｂ上の層間絶縁膜２の厚さは下
層Ａｌ配線１ａの層間絶縁膜２の厚さよりも薄い。
配線１ａ，１ｂにコンタクトホールを形成する第１の従
来の工程を示す断面図である。特に、図５（ａ）に示す
ように、下層Ａｌ配線１ｂ上の層間絶縁膜２の厚さは下
層Ａｌ配線１ａの層間絶縁膜２の厚さよりも薄い。
【０００４】この第１の従来例では、まず図５（ａ）に
示すように、層間絶縁膜２に溝４を約０．５μｍの深さ
に形成した後、厚さ約２００ｎｍのＳｉＯ2の絶縁膜を
サイドウォール３として形成する。このサイドウォール
３はコンタクトホールの開口幅を縮小するためである。
示すように、層間絶縁膜２に溝４を約０．５μｍの深さ
に形成した後、厚さ約２００ｎｍのＳｉＯ2の絶縁膜を
サイドウォール３として形成する。このサイドウォール
３はコンタクトホールの開口幅を縮小するためである。
【０００５】次に、このサイドウォール３が形成された
開口６にならってＲＩＥ（反応性イオンエッチング）を
行う。図５（ａ）に示したように、層間絶縁膜の厚さが
下層Ａｌ配線１ａ及び１ｂ上でばらついており、サイド
ウォール３のＲＩＥはそのばらつき分を見込んでなされ
るため、図５（ｂ）に示すように、元々層間絶縁膜が薄
い所ではサイドウォール３と層間絶縁膜２が共にほとん
どエッチングされ無くなってしまう場合がある。従っ
て、サイドウォールによるコンタクトホール７ａ，７ｂ
開口幅の縮小も達成されない。
開口６にならってＲＩＥ（反応性イオンエッチング）を
行う。図５（ａ）に示したように、層間絶縁膜の厚さが
下層Ａｌ配線１ａ及び１ｂ上でばらついており、サイド
ウォール３のＲＩＥはそのばらつき分を見込んでなされ
るため、図５（ｂ）に示すように、元々層間絶縁膜が薄
い所ではサイドウォール３と層間絶縁膜２が共にほとん
どエッチングされ無くなってしまう場合がある。従っ
て、サイドウォールによるコンタクトホール７ａ，７ｂ
開口幅の縮小も達成されない。
【０００６】また、第２の従来例を示す工程断面図であ
る図６では、まず図６（ａ）に示すように、層間絶縁膜
２内に下層Ａｌ配線１が配されている。下層Ａｌ配線１
上方にはコンタクトホール形成用開口９を有するレジス
ト８が配されている。
る図６では、まず図６（ａ）に示すように、層間絶縁膜
２内に下層Ａｌ配線１が配されている。下層Ａｌ配線１
上方にはコンタクトホール形成用開口９を有するレジス
ト８が配されている。
【０００７】この後、開口９にならってＲＩＥによって
コンタクトホール１０を下層Ａｌ配線１上に形成する。
このとき図６（ｂ）に示すように、コンタクトホール部
の層間絶縁膜２のＲＩＥと共にレジスト表面もＲＩＥに
より除去され、コンタクトホール１０以外の層間絶縁膜
２の一部Ａ，Ｂ部位も除去されることがある。
コンタクトホール１０を下層Ａｌ配線１上に形成する。
このとき図６（ｂ）に示すように、コンタクトホール部
の層間絶縁膜２のＲＩＥと共にレジスト表面もＲＩＥに
より除去され、コンタクトホール１０以外の層間絶縁膜
２の一部Ａ，Ｂ部位も除去されることがある。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の方法では下層Ａｌ配線上にコンタクトホールを形成す
る際に、下層Ａｌ配線上の層間絶縁膜の膜厚のばらつ
き、あるいはレジストの厚さのばらつき等によって所定
深さのコンタクトホールが得られない場合があった。
の方法では下層Ａｌ配線上にコンタクトホールを形成す
る際に、下層Ａｌ配線上の層間絶縁膜の膜厚のばらつ
き、あるいはレジストの厚さのばらつき等によって所定
深さのコンタクトホールが得られない場合があった。
【０００９】そこで、この発明は所定深さのコンタクト
ホールを得ることが可能なコンタクトホールの形成方法
を提供することを目的とする。
ホールを得ることが可能なコンタクトホールの形成方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の請求項１においては、層間絶縁膜内に配さ
れた下層配線と層間絶縁膜上に配される上層配線とを接
続するためのコンタクトホールの形成方法において、層
間絶縁膜上に該層間絶縁膜材料と反応性イオンエッチン
グのエッチング選択比を取ることが可能な導電材料から
なる導電膜を形成することを特徴とするものである。
め、本発明の請求項１においては、層間絶縁膜内に配さ
れた下層配線と層間絶縁膜上に配される上層配線とを接
続するためのコンタクトホールの形成方法において、層
間絶縁膜上に該層間絶縁膜材料と反応性イオンエッチン
グのエッチング選択比を取ることが可能な導電材料から
なる導電膜を形成することを特徴とするものである。
【００１１】また、本発明の請求項２によれば請求項１
において、上記層間絶縁膜材料がＳｉＯ2であり、導電
材料がＴｉＮであることを特徴とするものである。
において、上記層間絶縁膜材料がＳｉＯ2であり、導電
材料がＴｉＮであることを特徴とするものである。
【００１２】
【作用】本発明によれば、下層配線１ａ，１ｂ上の層間
絶縁膜２にコンタクトホールを形成する前に、ＳｉＯ2
等からなる層間絶縁膜２上に予めエッチングストッパと
してのＴｉＮ等からなる導電膜２０を形成した後、エッ
チングによりコンタクトホール１７ａ，１７ｂを形成す
るため下層配線１ａ，１ｂ上の層間絶縁膜２はエッチン
グにより目減りせず、所定深さ（高さ）のコンタクトホ
ールを容易に形成することができる。
絶縁膜２にコンタクトホールを形成する前に、ＳｉＯ2
等からなる層間絶縁膜２上に予めエッチングストッパと
してのＴｉＮ等からなる導電膜２０を形成した後、エッ
チングによりコンタクトホール１７ａ，１７ｂを形成す
るため下層配線１ａ，１ｂ上の層間絶縁膜２はエッチン
グにより目減りせず、所定深さ（高さ）のコンタクトホ
ールを容易に形成することができる。
【００１３】
【実施例】続いて、本発明に係るコンタクトホール形成
方法を半導体装置の多層配線形成に適用した実施例を、
図面を参照して詳細に説明する。図１〜図３は本発明に
係る第１実施例を示すそれぞれ工程断面図（Ｉ）〜（II
I）である。同図においては、図５と図６の従来図に示
した要素と同一の要素は同一符号を用いた。
方法を半導体装置の多層配線形成に適用した実施例を、
図面を参照して詳細に説明する。図１〜図３は本発明に
係る第１実施例を示すそれぞれ工程断面図（Ｉ）〜（II
I）である。同図においては、図５と図６の従来図に示
した要素と同一の要素は同一符号を用いた。
【００１４】まず、図１（ａ）に示すように、下層Ａｌ
配線１ａ，１ｂ上の層間絶縁膜２上にＣＶＤ法により導
電材料、ＴｉＮ（窒化チタン）膜２０を厚さ１００〜２
００ｎｍに形成する。下層Ａｌ配線１ａ上の層間絶縁膜
２の厚さは約１μｍ、下層Ａｌ配線１ｂ上の層間絶縁膜
２の厚さは約０．５μｍになっている。
配線１ａ，１ｂ上の層間絶縁膜２上にＣＶＤ法により導
電材料、ＴｉＮ（窒化チタン）膜２０を厚さ１００〜２
００ｎｍに形成する。下層Ａｌ配線１ａ上の層間絶縁膜
２の厚さは約１μｍ、下層Ａｌ配線１ｂ上の層間絶縁膜
２の厚さは約０．５μｍになっている。
【００１５】次に、図１（ｂ）に示すように、下層Ａｌ
配線１ａ及び１ｂ上にコンタクトホールを形成するため
にＲＩＥにより開口２２を設ける。開口２２の深さは
０．４μｍ程度とした。
配線１ａ及び１ｂ上にコンタクトホールを形成するため
にＲＩＥにより開口２２を設ける。開口２２の深さは
０．４μｍ程度とした。
【００１６】次に、図２（ａ）に示すように、開口２２
内にサイドウォールを形成するために全面にＣＣＶＤ法
によりＳｉＯ2からなるサイドウォール用膜３ａを形成
する。次に、全面をエッチバックすることにより、Ｔｉ
Ｎ膜２０上及び開口２２の中央底部のサイドウォール用
膜３ａを除去して開口２２の側面にサイドウォール３を
形成する（図２（ｂ））。図２（ｂ）の工程は、エッチ
バックが開口２２の底面に達した状態を示している。こ
のエッチバックのエッチング条件はＴｉＮ／ＳｉＯ2の
選択比が大きいガスを用いる。
内にサイドウォールを形成するために全面にＣＣＶＤ法
によりＳｉＯ2からなるサイドウォール用膜３ａを形成
する。次に、全面をエッチバックすることにより、Ｔｉ
Ｎ膜２０上及び開口２２の中央底部のサイドウォール用
膜３ａを除去して開口２２の側面にサイドウォール３を
形成する（図２（ｂ））。図２（ｂ）の工程は、エッチ
バックが開口２２の底面に達した状態を示している。こ
のエッチバックのエッチング条件はＴｉＮ／ＳｉＯ2の
選択比が大きいガスを用いる。
【００１７】その後、更にエッチバックを続け、図３に
示すように下層配線１ａ上及び下層配線１ｂ上にコンタ
クトホール１７ａ及び１７ｂを形成する。この工程でサ
イドウォール３上部も略同速度でエッチングされる。Ｔ
ｉＮ膜２０は若干エッチングされ厚さが薄くなるもの
の、ストッパとして用いている。このようにして、本実
施例では層間絶縁膜の元々の厚さを損ねないで、所定深
さのコンタクトホールを形成することができる。その
後、図示はしないが通常の配線形成がなされ、コンタク
ト部が形成される。
示すように下層配線１ａ上及び下層配線１ｂ上にコンタ
クトホール１７ａ及び１７ｂを形成する。この工程でサ
イドウォール３上部も略同速度でエッチングされる。Ｔ
ｉＮ膜２０は若干エッチングされ厚さが薄くなるもの
の、ストッパとして用いている。このようにして、本実
施例では層間絶縁膜の元々の厚さを損ねないで、所定深
さのコンタクトホールを形成することができる。その
後、図示はしないが通常の配線形成がなされ、コンタク
ト部が形成される。
【００１８】本実施例では層間絶縁膜２としてＳｉ
Ｏ2、導電膜としてＴｉＮを用いたが、ＲＩＥによって
選択比が得られるならばＳｉＯ2，ＴｉＮ以外の材料を
用いることができる。
Ｏ2、導電膜としてＴｉＮを用いたが、ＲＩＥによって
選択比が得られるならばＳｉＯ2，ＴｉＮ以外の材料を
用いることができる。
【００１９】図４は第２実施例を示す工程断面図であ
り、図４も層間絶縁膜２内の下層Ａｌ配線１上にコンタ
クトホールを形成する工程を示している。
り、図４も層間絶縁膜２内の下層Ａｌ配線１上にコンタ
クトホールを形成する工程を示している。
【００２０】まず、図４（ａ）に示すように、ＳｉＯ2
からなる層間絶縁膜上にスパッタ法により１００〜２０
０ｎｍの厚さのＴｉＮ膜２０を形成し、その上にレジス
ト８を塗布し、下層Ａｌ配線１上のコンタクトホール形
成位置に対応する部位にリングラフィ技術により開口２
３を設ける。
からなる層間絶縁膜上にスパッタ法により１００〜２０
０ｎｍの厚さのＴｉＮ膜２０を形成し、その上にレジス
ト８を塗布し、下層Ａｌ配線１上のコンタクトホール形
成位置に対応する部位にリングラフィ技術により開口２
３を設ける。
【００２１】次に、図４（ｂ）に示すように、ＲＩＥに
よってレジスト８の開口２３に続いてＴｉＮ膜をエッチ
ング除去し、ＴｉＮ／ＳｉＯ2の選択比がとれるＳｉＯ2
エッチングガスに変えてエッチバックを行い、コンタク
トホール２４を形成する。その後、レジスト８を除去す
る（図４（ｃ））。本実施例によってもＴｉＮ膜２０が
エッチングストッパとなって層間絶縁膜２０をエッチン
グすることなく、元の所定の深さのコンタクトホール２
４が形成できた。なおこの後、Ａｌ等をスパッタし下層
Ａｌ配線１と接続した上層配線とすることができ、この
場合ＴｉＮ膜２０が配線のバリアメタルとして作用す
る。
よってレジスト８の開口２３に続いてＴｉＮ膜をエッチ
ング除去し、ＴｉＮ／ＳｉＯ2の選択比がとれるＳｉＯ2
エッチングガスに変えてエッチバックを行い、コンタク
トホール２４を形成する。その後、レジスト８を除去す
る（図４（ｃ））。本実施例によってもＴｉＮ膜２０が
エッチングストッパとなって層間絶縁膜２０をエッチン
グすることなく、元の所定の深さのコンタクトホール２
４が形成できた。なおこの後、Ａｌ等をスパッタし下層
Ａｌ配線１と接続した上層配線とすることができ、この
場合ＴｉＮ膜２０が配線のバリアメタルとして作用す
る。
【００２２】本実施例でもＲＩＥによる選択比が得られ
るならば、層間絶縁膜としてのＳｉＯ2、導電膜として
のＴｉＮの代わりに他の材料を用いることができる。
るならば、層間絶縁膜としてのＳｉＯ2、導電膜として
のＴｉＮの代わりに他の材料を用いることができる。
【００２３】
【発明の効果】以上説明したように、本発明によれば半
導体装置における多層配線の形成で層間絶縁膜上に、Ｓ
ｉＯ2に対してＲＩＥエッチングの選択比を取ることが
できるＴｉＮ等を設けている。そのため、コンタクトホ
ール形成のためのＲＩＥ工程でＴｉＮ膜がエッチングス
トッパとして作用し、層間絶縁膜を損失させず、所定の
高さのコンタクトホールを得ることができる。
導体装置における多層配線の形成で層間絶縁膜上に、Ｓ
ｉＯ2に対してＲＩＥエッチングの選択比を取ることが
できるＴｉＮ等を設けている。そのため、コンタクトホ
ール形成のためのＲＩＥ工程でＴｉＮ膜がエッチングス
トッパとして作用し、層間絶縁膜を損失させず、所定の
高さのコンタクトホールを得ることができる。
【００２４】しかも、形成されたＴｉＮ膜そのものも配
線のエレクトロマイブレーションに対するバリアメタル
としても使用することができる。
線のエレクトロマイブレーションに対するバリアメタル
としても使用することができる。
【００２５】更にまた、コンタクトホール内にタングス
テン（Ｗ）の埋め込み電極を用いる場合は、ＴｉＮ等は
タングステンと層間絶縁膜との密着膜としても使用する
ことができる。
テン（Ｗ）の埋め込み電極を用いる場合は、ＴｉＮ等は
タングステンと層間絶縁膜との密着膜としても使用する
ことができる。
【図１】第１実施例を示す工程断面図（Ｉ）である。
【図２】第１実施例を示す工程断面図（II）である。
【図３】第１実施例を示す工程断面図（III）である。
【図４】第２実施例を示す工程断面図である。
【図５】第１の従来例を示す工程断面図である。
【図６】第２の従来例を示す工程断面図である。
１，１ａ，１ｂ 下層Ａｌ配線 ２ 層間絶縁膜 ３ サイドウォール ３ａ サイドウォール用膜 ２０ ＴｉＮ膜 ２２ 開口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ
Claims (2)
- 【請求項１】 層間絶縁膜内に配された下層配線と上記
層間絶縁膜上に配される上層配線とを接続するためのコ
ンタクトホールの形成方法において、 上記層間絶縁膜上に該層間絶縁膜材料と反応性イオンエ
ッチングのエッチング選択比を取ることが可能な導電材
料からなる導電膜を形成することを特徴とするコンタク
トホールの形成方法。 - 【請求項２】 上記層間絶縁膜材料がＳｉＯ2であり、
上記導電材料がＴｉＮであることを特徴とする請求項１
記載のコンタクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714494A JPH0846037A (ja) | 1994-07-28 | 1994-07-28 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17714494A JPH0846037A (ja) | 1994-07-28 | 1994-07-28 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846037A true JPH0846037A (ja) | 1996-02-16 |
Family
ID=16025961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17714494A Pending JPH0846037A (ja) | 1994-07-28 | 1994-07-28 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19704149B4 (de) * | 1996-05-16 | 2006-03-30 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung |
-
1994
- 1994-07-28 JP JP17714494A patent/JPH0846037A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19704149B4 (de) * | 1996-05-16 | 2006-03-30 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6232647B1 (en) | Air gap with borderless contact | |
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| JP3351177B2 (ja) | 接続孔を形成する工程を有する配線構造の形成方法 | |
| US6680537B1 (en) | Semiconductor device having a dual damascene interconnect structure and method for manufacturing same | |
| JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
| US20020135070A1 (en) | Integrated circuits having plugs in conductive layers therein and related methods | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JPH08250589A (ja) | 半導体装置の製造方法 | |
| JPH11260967A (ja) | 半導体装置及びその製造方法 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| US7119014B2 (en) | Method for fabricating a semiconductor device having a tapered-mesa side-wall film | |
| US6245667B1 (en) | Method of forming via | |
| JPH098138A (ja) | 半導体装置及びその製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH09283623A (ja) | 半導体装置及びその製造方法 | |
| JPH08306779A (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JP2009054879A (ja) | 集積回路の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 |