JPH08510092A - プラスチック封止の集積回路パッケージ及びその製造方法 - Google Patents

プラスチック封止の集積回路パッケージ及びその製造方法

Info

Publication number
JPH08510092A
JPH08510092A JP6525430A JP52543094A JPH08510092A JP H08510092 A JPH08510092 A JP H08510092A JP 6525430 A JP6525430 A JP 6525430A JP 52543094 A JP52543094 A JP 52543094A JP H08510092 A JPH08510092 A JP H08510092A
Authority
JP
Japan
Prior art keywords
chip
flow direction
integrated circuit
circuit package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6525430A
Other languages
English (en)
Inventor
ンギュエン,ルー,ザン
タキラー,ヘム,ピー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH08510092A publication Critical patent/JPH08510092A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/016Manufacture or treatment using moulds
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 本明細書で、集積回路パッケージ(10')を製作する方法が、パッケージ自体と共に開示されており、そのパッケージは、パッケージの形成時に、所定方向に流せしめられるプラスチックにより封止される。パッケージ自体には、チップ出力/入力端子のアレーを有するICチップ(11)、及び導電リード(16')のアレーを含むチップを支持する手段が含まれ、導電リードの全ては、ICチップ(11)の出力/入力端子との接続のために設けられる。更に、全体のパッケージには、チップ出力/入力端子(12)をリード(16')のそれぞれと接続する、ボンディングワイヤ(18')が含まれ、その結果各ボンディングワイヤ(18')は、ICチップ(11)、支持手段(14')、及びボンディングワイヤ(18')を封止するために使用されるプラスチック材料の所定流れ方向に対して、45°よりも小さい鋭角を規定する方向に延伸する。好適な実施例において、ボンディングワイヤの少なくとも一部、及び最も好適には、その全てが、プラスチック材料の所定流れ方向と実質的に平行である。

Description

【発明の詳細な説明】 プラスチック封止の集積回路パッケージ及びその製造方法 本発明は、一般に、集積回路パッケージに関し、更に詳細には、特定のプラス チック封止の集積回路パッケージを製作する特定の方法、及びパッケージ自体に 関する。 通常のプラスチック封止の集積回路パッケージは、(1)チップ出力/入力端 子のアレーを含むICチップ、(2)その全てが、ICチップの出力/入力端子 との接続のために設けられる、導電リードのアレーを含み、例えば、リードフレ ームか、又は基板である、チップを支持する手段、(3)チップ出力/入力端子 をリードのそれぞれの出力/入力端子と接続するボンディングワイヤ、及び(4 )ICチップ、支持手段、及びボンディングワイヤを封止するプラスチック材料 からなる。この全体の集積回路パッケージは通常、支持手段の部分を形成するリ ードのそれぞれの出力/入力端子と、チップの出力/入力端子を接続するボンデ ィングワイヤを備えた1つのユニットとして、その支持手段上でICチップを初 期に支持することにより、製造される。その後、このユニットは、協働する型枠 内に配置され、プラスチック材料が、ICチップ、支持手段、及びボンディング ワイヤを封止するために、協働するゲートを介し、所定の流れ方向でゲート内へ と流し込みせしめられる。 現行のリードフレーム、及び基板は、全体のプラスチック封止の集積回路パッ ケージ内におそらく取り込み可能である、I/Oの数を最小限にするために、放 射状か、又は非放射状であるが一般に対 称的なパターンで、通常初期にいわゆるCADツールの支援で設計される。放射 状パターンは、チップすなわちダイの中心を使用して、普通言われるように、リ ードフィンガーをレイアウトし、その結果として、通常は一様に分離されないボ ンディングパッド、及び異なる長さのワイヤボンディングとなる。他方で、非放 射状のパターン設計において、ボンディングパッドは、スティッチボンディング での急角度でなく、一様なピッチでリードフィンガーのファンアウトをもたらす ために、互いから等距離に配置される。両方の型式の設計の性質は、その協働す るゲートから型枠内へ噴射する流体プラスチックの溶融前面に対する角度が、ワ イヤ走査にとって有害となる可能性があり、すなわちボンディングワイヤを望ま しくない抗力にさらし、それによりボンディングワイヤを切断、さもなければ損 傷させる可能性があるというものである。このことは、すぐ以下で説明する図1 、及び図2に最もよく示されている。 図1は、一般に符号10で表される、プラスチック封止の集積回路パッケージ の形成の中間段階を概略的に示す。図1に示すように、このパッケージには、チ ップ出力/入力端子、すなわちパッド12のアレーを含むダイ(ICチップ)1 1が含まれる。このチップは、例えば標準のリードフレーム、又は誘電体基板で ありえる、適切な支持部材14上で支持される。支持部材には、導電リード16 のアレーが含まれ、その全ては、ICチップ11の出力/入力端子との接続のた めに設けられる。支持部材がリードフレームである場合、導電リードは、またリ ードフレームの一部を形成するチップ支持部 分から外へ延伸して、そのチップ支持部分と一体に形成される。支持部材が基板 である場合、リード16は、ICチップを支持するその同じ表面上に印刷される 。これらいずれの場合でも、支持部材は、図1に示すように、そのリードが、ダ イの回りの対称パターンでダイ11から外へ延伸するように、これまでに通常設 計されており、最近ではCADツールの手段により設計される。図1で分かるよ うに、リードの第1のグループは左へと水平に、第2のグループは右へと水平に 、第3のグループは上方へと垂直に、及び第4のグループは下方へと垂直に延伸 する。幾つかの従来技術の構成によれば、リードは、図1で空いたままの範囲を 埋め尽くすために、更に放射状のパターンで設けられる。これら全ての場合、各 種のリード16が、大体それぞれのリードと一列に延伸するボンディングワイヤ 18の手段により、ダイ11のそれぞれの出力/入力端子12に接続される。 ダイ11、その支持体14、リード16、及びボンディングワイヤ18を含む 、全体のプラスチック封止の集積回路パッケージ10を製造する際に、これらダ イ11、その支持体14、リード16、及びボンディングワイヤ18の構成要素 は、図1に示すようにして相互接続されて、全体のユニットが形成される。この ユニットは、一般に符号20で表され、ダイ、ボンディングワイヤ、及び外部供 給源からのリードの末端区画の構成要素を封止するように、これら構成要素にわ たって、及び型枠内に適切な圧力下で、プラスチック材料23の流れを適応する ためのゲート又は開口22を含む、慣用 の密閉された型枠内に置かれる。図1に示す特定の配列において、プラスチック 材料の流路は、矢印24で表すように、ゲート22での上左手角部から下右手角 部に向かって対角線となることに留意されたい。図1から明白であるように、リ ード16の全てが、45°に等しい又はそれより大きい、流路24との鋭角を規 定する方向に延伸する。実際、点線16’で例示するように、リードが、上右手 角部、及び下左手角部から対角的に延伸するそれら放射状パターンにおいて、流 路24とそれらリード間の進入角θは90°と同じ位になる。これら全ての場合 、プラスチックは、矢印24の方向にゲート22を介して、型枠20内に流れる ので、ボンディングワイヤ18を横切って走査して、進入角θに依存する程度に これらワイヤを横切る抗力を生成する。θが45°(大部分のボンディングワイ ヤ18の場合)から90°(リード16’に関連したボンディングワイヤの場合 )へと増大する場合、流れるプラスチックによる、それらワイヤを横切る抗力も 又増大することになる。これは、図2に最もよく示され、プラスチック材料が型 枠20に入る場合、ボンディングワイヤが、プラスチック材料の流れ方向に対し て、3つの位置、すなわち18a、18b、及び18cで概略的に示される。位 置18aに示すボンディングワイヤは、プラスチックの流路と90°の進入角θ を規定し、位置18bは、より小さい鋭い進入角θを規定して、位置18cは、 ゼロの進入角を規定、すなわちボンディングワイヤは流れ方向に平行である。図 2から明白であるように、位置18aの場合、ボンディングワイヤの抗力は最大 であり、ボン ディングワイヤの抗力は、位置18bでは減少し、位置18cでは無視し得る。 以下で分かるように、本出願人は、型枠20への流動プラスチックの進入角と、 ボンディングワイヤ18の位置との間の関係を認識することで、ボンディングワ イヤに結果として生じる抗力を最小限にする、及び好適には実質的に完全に削除 するために、本発明による集積回路パッケージを設計した。 以下で更に詳細に説明するように、本明細書には集積回路パッケージ、及びそ の製造方法が開示されており、そのパッケージは、パッケージの形成時に、所定 の流れ方向にパッケージにわたって流れせしめられるプラスチックにより封止さ れる。パッケージ自体は、チップ出力/入力端子のアレーを含むICチップ、及 びICチップを支持し、その全てが、ICチップの入力/出力端子との接続のた めに設けられる導電リードのアレーを含む、例えばリードフレーム又は基板であ る支持部材からなる。本発明によれば、各ボンディングワイヤが、プラスチック 材料の所定の流れ方向に対して、45°よりも小さい鋭角を規定する方向に延伸 するように、集積回路パッケージには又、チップ出力/入力端子を導電リードの それぞれと接続する、ボンディングワイヤが含まれる。好適な実施例において、 ボンディングワイヤの少なくとも一部が、プラスチック材料の所定の流れ方向と 実質的に平行であり、最も好適な実施例において、実質的にボンディングワイヤ の全てが、所定の流れ方向と平行、又はほぼ平行である。 図面と関連して、本発明を以下で更に詳細に説明する。図面にお いて、 図1は、従来技術に従って製造される、プラスチック封止の集積回路パッケー ジの形成における中間段階を概略的に示す。 図2は、図1のパッケージの一部を形成するボンディングワイヤが、図1のパ ッケージの形成時に、プラスチック封止材料の流れにより生じる抗力に如何にさ らされるかを概略的に示す。 図3は、パッケージの形成時に、そのボンディングワイヤの抗力を最小限にす るために、本発明に従って設計される、プラスチック封止の集積回路パッケージ の形成における中間段階を概略的に示す。 図4は、本発明の更なる実施例に従って設計される、プラスチック封止の集積 回路パッケージの形成における中間段階を概略的に示す。 図1及び図2について前述したので、図3に直ちに注目すると、上記のように 、図3には、本発明に従って設計され、一般に参照番号10’で表される、プラ スチック封止の集積回路パッケージの形成における中間段階が概略的に示されて いる。図1に示すパッケージ10に類似したパッケージ10’には、チップ出力 /入力端子12のアレーを有し、その全てが、それぞれのボンディングワイヤ1 8’の手段による、ダイ11の出力/入力端子との接続のために設けられる導電 リード16’のアレーを含む、リードフレーム、基板、又は他の適切な支持手段 14’上に支持される、ダイ、すなわちICチップ11が含まれる。パッケージ 10’は、パッケージ10と同じ状態、すなわち、プラスチック材料23が、矢 印24で表され る流れ方向にゲート22を介して型枠内に流れる際に、型枠20内でプラスチッ ク材料23の受入を待機している状態で示されている。 本発明によれば、導電リード16’の各々は、所定の流れ方向24に対して、 45°よりも小さい進入角を規定する方向に延伸する。実際、これらリードの全 ては、図3に表すように、流れ方向24に実質的に平行である。結果として、各 種のボンディングワイヤ18’が、実質的に対応する方向に延伸する。従って、 プラスチック材料の流入に起因した、これらボンディングワイヤの各々及び全て に関する抗力が最小限にされる。支持部材14’が基板であり、リード16’が その表面上に印刷される場合、(当然)問題となるリード数に関係なく、例示の 平行関係にリードを設けることは比較的容易である。他方で、実際問題として、 支持部材がリードフレームである場合、多いピン数のリードフレーム、すなわち 60個又はそれより多くのリードのリードフレームに対して、所望の平行関係を 与えることは困難である。従って、リードフレームの場合、図3に示す構成は、 少ないピン数のリードフレームに最も適用可能である。 本発明を、ボンディングワイヤの全てが、プラスチック材料の流れ方向24と 実質的に平行に延伸する、基板又はリードフレーム上の単一ICチップに関連し て説明してきたが、本発明は、この特定の配列に限定されないことを理解された い。第1に、本発明は、図1に示す従来技術の構成とは対照的に、全てのボンデ ィングワイヤが、必ずしもプラスチック流れ方向に平行である必要はなくて、少 なくとも流れ方向と45°よりも小さい鋭角を規定する、配列を意 図するものである。同時に、本発明は、図4に示すように、2つ以上のダイを意 図する。図4で分かるように、3つのダイ30、32、及び34が、基板36上 に支持されて示され、次いで基板36が、リードフレーム38上に支持されて示 される。この全体のパッケージは、流れ方向42にパッケージにわたって流れる 、プラスチック封止配合材40を受容して示される。基板(不図示)上でダイを 協働するリードに相互接続するボンディングワイヤの幾つかは、流れ方向42に 平行な方向に延伸し、その残りは、流れ方向42に対して、45°よりも小さい 鋭角を規定する方向に延伸する、ことに特に特に留意されたい。

Claims (1)

  1. 【特許請求の範囲】 1.パッケージの形成時に、所定の流れ方向にパッケージにわたって流された プラスチックにより封止される、集積回路パッケージにおいて、 (a)出力/入力端子のアレーを含むICチップと、 (b)前記チップを支持する手段であり、該支持手段が導電リードのアレー を含み、その導電リードの全てが、前記ICチップの出力/入力端子との接続の ために設けられ、前記所定の流れ方向に対して、45°よりも小さい鋭角を規定 する方向に延伸する、支持手段と、 (c)前記チップ出力/入力端子を前記リードのそれぞれと接続し、その結 果各ボンディングワイヤが、その接続されたリードと実質的に同じ方向に延伸し 、それにより前記ボンディングワイヤの全てが、前記所定の流れ方向に対して、 45°よりも小さい鋭角を規定する、ボンディングワイヤと、 (d)前記ICチップ、支持手段、及びボンディングワイヤを封止するプラ スチック材料と、 からなる集積回路パッケージ。 2.前記リード、及び接続されたボンディングワイヤの少なくとも一部が、前 記所定の流れ方向と実質的に平行である、請求項1に記載の集積回路パッケージ 。 3.前記リード、及び接続されたボンディングワイヤの実質的に全てが、前記 所定の流れ方向と実質的に平行である、請求項2 に記載の集積回路パッケージ。 4.前記支持手段には、その表面上に印刷された前記導電リードを有する誘電 体基板が含まれる、請求項1に記載の集積回路パッケージ。 5.前記支持手段には、チップ支持部分、及び該チップ支持部分と一体に形成 される前記導電リードを含む、リードフレームが含まれる、請求項1に記載の集 積回路パッケージ。 6.前記リードフレームには、60個より少ない前記一体化リードが含まれる 、請求項5に記載の集積回路パッケージ。 7.パッケージの形成時に、所定の流れ方向にパッケージにわたって流された プラスチックにより封止される、集積回路パッケージにおいて、 (a)出力/入力端子のアレーを含むICチップと、 (b)前記チップを支持する手段であり、該支持手段が導電リードのアレー を含み、その導電リードの全てが、前記ICチップの出力/入力端子との接続の ために設けられる、支持手段と、 (c)前記チップ出力/入力端子を前記リードのそれぞれと接続し、その結 果各ボンディングワイヤが、前記所定の流れ方向に対して、45°よりも小さい 鋭角を規定する、ボンディングワイヤと、 (d)前記ICチップ、支持手段、及びボンディングワイヤを封止するプラ スチック材料と、 からなる集積回路パッケージ。 8.前記リード、及び接続されたボンディングワイヤの少なくとも一部が、前 記所定の流れ方向と実質的に平行である、請求項7に記載の集積回路パッケージ 。 9.前記リード、及び接続されたボンディングワイヤの実質的に全てが、前記 所定の流れ方向と実質的に平行である、請求項8に記載の集積回路パッケージ。 10.内部に出力/入力端子のアレーを有するICチップを支持し、パッケージ の形成時に、所定の流れ方向にパッケージにわたって流されたプラスチックによ り封止される、集積回路パッケージの一部を形成する誘電体基板において、 (a)前記チップを支持するための一部分を含む、その一つの表面を有する 本体と、 (b)その全てが、ICチップの入力/出力端子との接続のために設けられ 、前記所定の流れ方向に対して、45°よりも小さい鋭角を規定する方向に延伸 する、導電リードのアレーと、 からなる誘電体基板。 11.前記リードの少なくとも一部が、前記所定の流れ方向と実質的に平行であ り、従って互いに平行である、請求項10に記載の誘電体基板。 12.前記リードの実質的に全てが、前記所定の流れ方向と実質的に平行であり 、従って互いに平行である、請求項11に記載の誘電体基板。 13.内部に出力/入力端子のアレーを有するICチップを支持し、パッケージ の形成時に、所定の流れ方向にパッケージにわたって流されたプラスチックによ り封止される、集積回路パッケージの一部を形成するリードフレームにおいて、 (a)前記チップを支持するための一部分を含む、その一つの表面を有する 本体と、 (b)その全てが、ICチップの入力/出力端子との接続のために設けられ 、前記本体の前記一つの表面と一体に形成され、前記所定の流れ方向に対して、 45°よりも小さい鋭角を規定する方向に、前記本体の前記一つの表面から延伸 する、導電リードのアレーと、 からなるリードフレーム。 14.前記リードの少なくとも一部が、前記所定の流れ方向と実質的に平行であ り、従って互いに平行である、請求項13に記載のリードフレーム。 15.前記リードの実質的に全てが、前記所定の流れ方向と実質的に平行であり 、従って互いに平行である、請求項13に記載の集積回路パッケージ。 16.パッケージの形成時に、所定の流れ方向にパッケージにわたって流された プラスチックにより封止される、集積回路パッケージを製作する方法において、 (a)支持部材上にチップ出力/入力端子のアレーを含むICチップを支持 するステップであり、前記支持部材が導電リード のアレーを含み、前記導電リードの全てが、前記ICチップの出力/入力端子と の接続のために設けられ、前記所定の流れ方向に対して、45°よりも小さい鋭 角を規定する方向に延伸する、ステップと、 (b)前記チップ出力/入力端子を前記リードのそれぞれと接続するボンデ ィングワイヤを使用するステップであり、その結果各ボンディングワイヤは、そ の接続されたリードと実質的に同じ方向に延伸し、それにより前記ボンディング ワイヤの全てが、前記所定の流れ方向に対して、45°よりも小さい鋭角を規定 する、ステップと、 (c)前記所定の流れ方向に、ICチップ、支持部材、及びボンディングワ イヤにわたって、前記プラスチック材料を流せしめることにより、プラスチック 材料で前記ICチップ、支持部材、及びボンディングワイヤを封止するステップ と、 を含む方法。 17.前記リード、及び接続されたボンディングワイヤの少なくとも一部が、前 記所定の流れ方向と実質的に平行である、請求項16に記載の集積回路パッケー ジ。 18.前記リード、及び接続されたボンディングワイヤの実質的に全てが、前記 所定の流れ方向と実質的に平行である、請求項17に記載の集積回路パッケージ 。
JP6525430A 1993-05-07 1994-04-12 プラスチック封止の集積回路パッケージ及びその製造方法 Pending JPH08510092A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/058,424 US5296743A (en) 1993-05-07 1993-05-07 Plastic encapsulated integrated circuit package and method of manufacturing the same
US08/058,424 1993-05-07
PCT/US1994/004009 WO1994027320A1 (en) 1993-05-07 1994-04-12 Plastic encapsulated integrated circuit package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH08510092A true JPH08510092A (ja) 1996-10-22

Family

ID=22016730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6525430A Pending JPH08510092A (ja) 1993-05-07 1994-04-12 プラスチック封止の集積回路パッケージ及びその製造方法

Country Status (5)

Country Link
US (2) US5296743A (ja)
EP (1) EP0698291A1 (ja)
JP (1) JPH08510092A (ja)
KR (1) KR960702178A (ja)
WO (1) WO1994027320A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628031A (en) * 1993-07-19 1997-05-06 Elonex Ip Holdings Ltd. Personal digital assistant module implemented as a low-profile printed circuit assembly having a rigid substrate wherein IC devices are mounted within openings wholly between opposite plane surfaces of the rigid substrate
KR19990025704A (ko) * 1997-09-13 1999-04-06 윤종용 엘오씨 패키지 및 그 제조방법
JP3019821B2 (ja) * 1997-10-22 2000-03-13 日本電気株式会社 半導体装置
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6297078B1 (en) 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US6434726B1 (en) 1999-06-29 2002-08-13 Lucent Technologies Inc. System and method of transmission using coplanar bond wires
US6495399B1 (en) * 1999-11-01 2002-12-17 Chartered Semiconductor Manufacturing Ltd. Method of vacuum packaging a semiconductor device assembly
DE19955649C2 (de) 1999-11-19 2002-01-10 Bosch Gmbh Robert Elektronische Motorsteuerung einer Brennkraftmaschine
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775434A (en) * 1980-10-28 1982-05-12 Nec Corp Resin sealing metal mold for semiconductor device
JPS5789230A (en) * 1980-11-25 1982-06-03 Hitachi Ltd Semiconductor device
US4556896A (en) * 1982-08-30 1985-12-03 International Rectifier Corporation Lead frame structure
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
JPH01170034A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd リードフレーム及び半導体装置
JPH01315149A (ja) * 1988-08-05 1989-12-20 Hitachi Ltd 半導体装置の製造方法
JP2505569B2 (ja) * 1988-10-20 1996-06-12 三菱電機株式会社 半導体装置およびその製造方法
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
US5155578A (en) * 1991-04-26 1992-10-13 Texas Instruments Incorporated Bond wire configuration and injection mold for minimum wire sweep in plastic IC packages
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
US5296743A (en) 1994-03-22
WO1994027320A1 (en) 1994-11-24
KR960702178A (ko) 1996-03-28
EP0698291A1 (en) 1996-02-28
US5437095A (en) 1995-08-01

Similar Documents

Publication Publication Date Title
US5197183A (en) Modified lead frame for reducing wire wash in transfer molding of IC packages
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US6031281A (en) Semiconductor integrated circuit device having dummy bonding wires
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
US5708294A (en) Lead frame having oblique slits on a die pad
US6509632B1 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US5623163A (en) Leadframe for semiconductor devices
JPH08510092A (ja) プラスチック封止の集積回路パッケージ及びその製造方法
JP3046630B2 (ja) 半導体集積回路装置
JPH07201925A (ja) フィルムキャリアテープ
JP2765542B2 (ja) 樹脂封止型半導体装置
JPH04124846A (ja) テープキャリヤ
JPH05235245A (ja) 半導体集積回路装置
KR100891649B1 (ko) 반도체 패키지 제조방법
JPH0653266A (ja) 半導体装置
JPH11330128A (ja) 半導体装置
KR100572393B1 (ko) 비지에이 패키지용 인쇄회로기판_
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR940011381B1 (ko) 반도체 리드 프레임
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
JPS6233343Y2 (ja)
JPH10270484A (ja) 半導体装置およびその製造方法
JPH0661412A (ja) 樹脂封止型半導体装置およびその製造方法
KR20020021476A (ko) 칩 스케일 반도체 팩키지 및, 그것의 제조 방법