JPH02123805A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH02123805A JPH02123805A JP63276828A JP27682888A JPH02123805A JP H02123805 A JPH02123805 A JP H02123805A JP 63276828 A JP63276828 A JP 63276828A JP 27682888 A JP27682888 A JP 27682888A JP H02123805 A JPH02123805 A JP H02123805A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistors
- amplifier circuit
- differential amplifier
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
演算増幅器の入力段に用いられ電流増幅率が小さいＰＮ
Ｐ トランジスタ対で構成された差動増幅回路に関し、 演算増幅器に本来必要な高い入力インピーダンスを得る
ことを目的とし、 各ＰＮＰ トランジスタの入力側にＮＰＮＩ−ランジス
タを接続し、該トランジスタのエミッタ側に定電流源を
接続するように構成する。
Ｐ トランジスタ対で構成された差動増幅回路に関し、 演算増幅器に本来必要な高い入力インピーダンスを得る
ことを目的とし、 各ＰＮＰ トランジスタの入力側にＮＰＮＩ−ランジス
タを接続し、該トランジスタのエミッタ側に定電流源を
接続するように構成する。
本発明は、差動増幅回路に関し、特に演算増幅器の入力
段に用いられ電流増幅率が小さいＰＮＰトランジスタ対
で構成された差動増幅回路に関するものである。
段に用いられ電流増幅率が小さいＰＮＰトランジスタ対
で構成された差動増幅回路に関するものである。
最近のＬＳＩ回路においては、高速・高周波特性が重要
視されているが、演算増幅器も含めてチップ化すること
が必要になって来ている。
視されているが、演算増幅器も含めてチップ化すること
が必要になって来ている。
第３図は演算増幅器の入力段に用いられる従来の差動増
幅回路の一例を示したもので、定電流源■３にエミッタ
が接続されコレクタがカレントミラー回路ＣＭに接続さ
れたＰＮＰ トランジスタＱｌとＱ２で差動対を構成し
ており、トランジスタＱｌとＱ２の平衡出力をカレント
ミラー回路ＣＭによって電流を平衡させ入力差動電圧差
に対応した不平衡電圧出力を出力段（図示せず）に与え
ている。
幅回路の一例を示したもので、定電流源■３にエミッタ
が接続されコレクタがカレントミラー回路ＣＭに接続さ
れたＰＮＰ トランジスタＱｌとＱ２で差動対を構成し
ており、トランジスタＱｌとＱ２の平衡出力をカレント
ミラー回路ＣＭによって電流を平衡させ入力差動電圧差
に対応した不平衡電圧出力を出力段（図示せず）に与え
ている。
このような差動増幅回路において差動対にＰＮＰトラン
ジスタを使用せざるを得ないのは次の理由に拠る。
ジスタを使用せざるを得ないのは次の理由に拠る。
即ち、演算増幅器だけをＩＣ化するのではなく演算増幅
器を一部に含めて高速・高周波特性の優れたＬＳＩ化す
る場合には高周波特性の優れたＮＰＮトランジスタが主
体となり然も高性能とするために縦型（ｖｅｒｔｉｃａ
ｌ）のトランジスタ構造にするのが一般的である。この
ような高速・高周波特性の優れたＬＳＩ内部に演算増幅
器を内蔵しようとすると、ＮＰＮ トランジスタのみで
なく ＰＮＰ トランジスタも必要となってくる。即ち
、高速・高周波特性が比較的要求されない演算増幅器部
分に対しては製造プロセスが簡単でコストが低度な横型
（ｌａｔｅｒａｌ）構造のＰＮＰ ）ランジスクが割り
当てられるという犠牲を強いられることになる。
器を一部に含めて高速・高周波特性の優れたＬＳＩ化す
る場合には高周波特性の優れたＮＰＮトランジスタが主
体となり然も高性能とするために縦型（ｖｅｒｔｉｃａ
ｌ）のトランジスタ構造にするのが一般的である。この
ような高速・高周波特性の優れたＬＳＩ内部に演算増幅
器を内蔵しようとすると、ＮＰＮ トランジスタのみで
なく ＰＮＰ トランジスタも必要となってくる。即ち
、高速・高周波特性が比較的要求されない演算増幅器部
分に対しては製造プロセスが簡単でコストが低度な横型
（ｌａｔｅｒａｌ）構造のＰＮＰ ）ランジスクが割り
当てられるという犠牲を強いられることになる。
しかしながら、ＰＮＰ トランジスタの電流増幅率β（
コレクタ電流／ベース電流）が「１０」前後と低くなっ
てしまい、入力バイアス電流が増える結果、演算増幅器
に不可欠な高い入力インピーダンスが得られなくなって
しまうという問題点があった。
コレクタ電流／ベース電流）が「１０」前後と低くなっ
てしまい、入力バイアス電流が増える結果、演算増幅器
に不可欠な高い入力インピーダンスが得られなくなって
しまうという問題点があった。
また、ＰＮＰ トランジスタをダーリントン接続してｉ
ｌ流増幅率βを上げようとすると、電源電圧ＶＣＣも高
くするしなければならないという憾みがあった。
ｌ流増幅率βを上げようとすると、電源電圧ＶＣＣも高
くするしなければならないという憾みがあった。
従って、本発明は演算増幅器の入力段に用いられ電流増
幅率が小さいＰＮＰトランジスタ対で構成された差動増
幅回路において、演算増幅器に本来必要な高い入力イン
ピーダンスを得ることを目的とする。
幅率が小さいＰＮＰトランジスタ対で構成された差動増
幅回路において、演算増幅器に本来必要な高い入力イン
ピーダンスを得ることを目的とする。
上記の目的を達成するため、本発明に係る差動増幅回路
では、第１図に原理的に示すように、差動対を構成する
ＰＮＰ トランジスタＱ１、Ｑ２の各入力側にＮＰＮ
トランジスタＱ３、Ｑ４を接続し、該トランジスタＱ３
、Ｑ４のエミッタ側に定電流源１．２を接続している。
では、第１図に原理的に示すように、差動対を構成する
ＰＮＰ トランジスタＱ１、Ｑ２の各入力側にＮＰＮ
トランジスタＱ３、Ｑ４を接続し、該トランジスタＱ３
、Ｑ４のエミッタ側に定電流源１．２を接続している。
第１図において、差動対を構成するＰＮＰ トランジス
タＱ１、Ｑ２の各入力側に接続されたＮＰＮトランジス
タＱ３、Ｑ４への入力差動電圧はそのままＰＮＰ トラ
ンジスタＱ１、Ｑ２の入力、即ちベースに印加されるの
でトランジスタＱ１、Ｑ２によって通常の差動増幅動作
が行われる。
タＱ１、Ｑ２の各入力側に接続されたＮＰＮトランジス
タＱ３、Ｑ４への入力差動電圧はそのままＰＮＰ トラ
ンジスタＱ１、Ｑ２の入力、即ちベースに印加されるの
でトランジスタＱ１、Ｑ２によって通常の差動増幅動作
が行われる。
このときの入力バイアス電流Ｌ−，Ｉｍ＝は、ＮＰＮト
ランジスタＱ３、Ｑ４の電流増幅率βが高い（通常、１
００程度）ので低減する。従って、この差動増幅回路を
演算増幅器の入力段に用いた場合には高い入力インピー
ダンスが得られる。
ランジスタＱ３、Ｑ４の電流増幅率βが高い（通常、１
００程度）ので低減する。従って、この差動増幅回路を
演算増幅器の入力段に用いた場合には高い入力インピー
ダンスが得られる。
第２図は、本発明による差動増幅回路の一実施例を示し
たもので、この実施例では、定電流Ｂ１、２はトランジ
スタＱ５〜Ｑ８で構成され、定電流源１、はトランジス
タＱ７〜Ｑ１２で構成されている。また、トランジスタ
Ｑ１、Ｑ２のコレクタには従来例と同様にカレントミラ
ーＣＭが接続されている。
たもので、この実施例では、定電流Ｂ１、２はトランジ
スタＱ５〜Ｑ８で構成され、定電流源１、はトランジス
タＱ７〜Ｑ１２で構成されている。また、トランジスタ
Ｑ１、Ｑ２のコレクタには従来例と同様にカレントミラ
ーＣＭが接続されている。
動作に関しては、入力端子がトランジスタＱ３、Ｑ４の
ベースに印加されると、このベース電圧■８３、Ｖ１４
はトランジスタＱ１、Ｑ２のベース電圧Ｖ□、Ｖｌｌに
それぞれ略等しくなり入力電圧が略トランジスタＱ１、
Ｑ２に印加されることになり、カレントミラーＣＭによ
って電圧不平衡出力がトランジスタＱ２のコレクタ側か
ら得られる。
ベースに印加されると、このベース電圧■８３、Ｖ１４
はトランジスタＱ１、Ｑ２のベース電圧Ｖ□、Ｖｌｌに
それぞれ略等しくなり入力電圧が略トランジスタＱ１、
Ｑ２に印加されることになり、カレントミラーＣＭによ
って電圧不平衡出力がトランジスタＱ２のコレクタ側か
ら得られる。
このとき、トランジスタＱ３、Ｑ４はエミッタホロワと
しての入力バッファとして働き、そのコレクタ電流及び
トランジスタＱ１、Ｑ２のベース電流はトランジスタＱ
５〜Ｑ８によって一定値に保持される。これは、トラン
ジスタＱ７のコレクターベース間に接続された抵抗ｒに
よって決まる定電流値によりバッファとしてのトランジ
スタＱ７がトランジスタＱ８並びにＱ５、Ｑ６の共通ベ
ース電位が不変となるように電流を流すことによって行
われる。
しての入力バッファとして働き、そのコレクタ電流及び
トランジスタＱ１、Ｑ２のベース電流はトランジスタＱ
５〜Ｑ８によって一定値に保持される。これは、トラン
ジスタＱ７のコレクターベース間に接続された抵抗ｒに
よって決まる定電流値によりバッファとしてのトランジ
スタＱ７がトランジスタＱ８並びにＱ５、Ｑ６の共通ベ
ース電位が不変となるように電流を流すことによって行
われる。
尚、この場合の定電流源１．２は高抵抗に置き換えても
構わない。
構わない。
同様にして、定電流源■、は、トランジスタＱ７、Ｑ８
によりトランジスタＱ９〜Ｑ１２により一定の電流がト
ランジスタＱ１、Ｑ２に与えられて好ましい差動増幅回
路動作が得られる。
によりトランジスタＱ９〜Ｑ１２により一定の電流がト
ランジスタＱ１、Ｑ２に与えられて好ましい差動増幅回
路動作が得られる。
尚、トランジスタＱ１、Ｑ２のコレクタ側に接続したカ
レントミラーＣＭも高抵抗で代用しても横わないことは
言うまでもない。
レントミラーＣＭも高抵抗で代用しても横わないことは
言うまでもない。
以上説明したように、本発明に係る差動増幅回路によれ
ば、各ＰＮＰ トランジスタの入力側にＮＰＮトランジ
スタを接続し、該トランジスタのエミッタ側に電流値が
小さい定電流源を接続するように構成したので、入力バ
イアス電流を低減できるので高速・高周波特性を重視す
るＬＳＩ回路に使用される演算増幅器の入力段に用いた
場合でも演算増幅器本来の機能を発揮することができる
。
ば、各ＰＮＰ トランジスタの入力側にＮＰＮトランジ
スタを接続し、該トランジスタのエミッタ側に電流値が
小さい定電流源を接続するように構成したので、入力バ
イアス電流を低減できるので高速・高周波特性を重視す
るＬＳＩ回路に使用される演算増幅器の入力段に用いた
場合でも演算増幅器本来の機能を発揮することができる
。
第１図は、本発明に係る差動増幅回路の原理を説明する
ための回路図、 第２図は、本発明に係る差動増幅回路の一実施例を示す
回路図、 第３図は、従来の差動増幅回路を示す回路図、である。 第１図において、 Ｑ１、Ｑ２・・・ＰＮＰ トランジスタ、Ｑ３、Ｑ４・
・・ＮＰＮ トランジスタ、１．２・・・定電流源。 図中、同一符号は同−又は相当部分を示す。
ための回路図、 第２図は、本発明に係る差動増幅回路の一実施例を示す
回路図、 第３図は、従来の差動増幅回路を示す回路図、である。 第１図において、 Ｑ１、Ｑ２・・・ＰＮＰ トランジスタ、Ｑ３、Ｑ４・
・・ＮＰＮ トランジスタ、１．２・・・定電流源。 図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 演算増幅器の入力段に用いられ電流増幅率が小さいＰＮ
Ｐトランジスタ対（Ｑ１、Ｑ２）で構成された差動増幅
回路において、 各ＰＮＰトランジスタ（Ｑ１、Ｑ２）の入力側にＮＰＮ
トランジスタ（Ｑ３、Ｑ４）を接続し、該トランジスタ
（Ｑ３、Ｑ４）のエミッタ側に定電流源（１）（２）を
接続したことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276828A JPH02123805A (ja) | 1988-11-01 | 1988-11-01 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276828A JPH02123805A (ja) | 1988-11-01 | 1988-11-01 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123805A true JPH02123805A (ja) | 1990-05-11 |
Family
ID=17574971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276828A Pending JPH02123805A (ja) | 1988-11-01 | 1988-11-01 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851321A (ja) * | 1994-07-13 | 1996-02-20 | Analog Devices Inc <Adi> | 電流発生装置及び電流発生方法 |
-
1988
- 1988-11-01 JP JP63276828A patent/JPH02123805A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851321A (ja) * | 1994-07-13 | 1996-02-20 | Analog Devices Inc <Adi> | 電流発生装置及び電流発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPS61501238A (ja) | 高効率ｉｇｆｅｔ演算増幅器 | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US6104232A (en) | DC output level compensation circuit | |
| JPH02123805A (ja) | 差動増幅回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3214174B2 (ja) | 演算増幅器 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH04229709A (ja) | 差動増幅器 | |
| JPH1188148A (ja) | Ｅｃｌ論理回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JPH0233207A (ja) | バッファ回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPS62179207A (ja) | トランジスタ増幅器のオフセツト補正回路 | |
| JPS6016024A (ja) | 論理回路 | |
| JPH01321708A (ja) | カレントミラー回路 | |
| JPH0454403B2 (ja) | ||
| JPS63285004A (ja) | 電力増幅回路 |