JPH085558Y2 - 半導体チップにおける入出力インタフェース領域の平面レイアウト構造 - Google Patents

半導体チップにおける入出力インタフェース領域の平面レイアウト構造

Info

Publication number
JPH085558Y2
JPH085558Y2 JP1988076546U JP7654688U JPH085558Y2 JP H085558 Y2 JPH085558 Y2 JP H085558Y2 JP 1988076546 U JP1988076546 U JP 1988076546U JP 7654688 U JP7654688 U JP 7654688U JP H085558 Y2 JPH085558 Y2 JP H085558Y2
Authority
JP
Japan
Prior art keywords
output
pair
semiconductor chip
drivers
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988076546U
Other languages
English (en)
Other versions
JPH01179444U (ja
Inventor
則秋 平賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1988076546U priority Critical patent/JPH085558Y2/ja
Publication of JPH01179444U publication Critical patent/JPH01179444U/ja
Application granted granted Critical
Publication of JPH085558Y2 publication Critical patent/JPH085558Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、LSI(大規模集積回路)素子内の半導体チ
ップにおける入出力インタフェース領域の平面レイアウ
ト構造に関する。
(従来の技術) LSIにおける半導体チップの平面レイアウト構造は、
内部回路領域とその内部回路領域の外周囲に形成された
入出力インタフェース領域(以下、I/O領域という)と
を備え、そのI/O領域内において出力ドライバの形成領
域と、その出力ドライバ(出力バッファ)の出力部に接
続される出力パッドの形成領域とを持った構造となって
いる。この出力パッドには、LSIの外部リードとの間で
金属細線がワイヤーボンディングされるようになってい
る。
第2図は従来例に係る半導体チップにおける特にI/O
領域の平面レイアウト構造を示す図である。第2図にお
いて、2は半導体チップにおける電源ライン4と接地ラ
イン6とで囲まれたI/O領域である。このI/O領域2内に
おいては、それぞれが一定の規格に合ったドライブ能力
を持つ出力ドライバ8,10,12が形成されている。第1の
出力ドライバ8は、電源ライン4と接地ライン6のそれ
ぞれに沿う底辺8aと、その底辺8aに対して垂直方向の一
対の立辺8b,8bと、その底辺8aに平行な上辺8cとで囲ま
れてなる一対の四角形をなす平面領域8d,8dを占有して
いる。各平面領域8d,8dに対応した半導体チップ内部に
はそれぞれCMOS構造のトランジスタが拡散形成されてい
て、両トランジスタは互いに入力反転回路(インバー
タ)を構成するように接続されている。
なお、第2の出力ドライバ10および第3の出力ドライ
バ12は、第1の出力ドライバ8と同じ構造であるから、
その説明の重複を避けるために、単に符号を付すに止ど
めてその説明を省略する。そして、前記各出力ドライバ
8,10,12を比較してみると、第1の出力ドライバ8のド
ライブ能力は最小となるように、その平面領域8dの面積
が最小であり、第2の出力ドライバ10のドライブ能力は
中程となるように、その平面領域10dの面積は中程度で
あり、第3の出力ドライバ12のドライブ能力は最大とな
るように、その平面領域12dの面積は最大となってい
る。
そして、各一対の四角形の平面領域8d,10d,12dの間に
は各出力ドライバ8,10,12がそれぞれ出力部に対応する
出力パッド14,16,18が形成されており、各出力パッド1
4,16,18はそれぞれ、対応する出力ドライバ8,10,12に接
続配線20,22,24で接続されている。この出力パッド14,1
6,18には図示しない金属細線が、外部リードとの間でワ
イヤーボンディングされるようになっている。
(考案が解決しようとする課題) しかしながら上記の従来構成の場合、出力ドライバを
構成する平面領域8d、平面領域10d平面領域12dの立辺の
高さがそれぞれ異なる構成とされているので、それらの
配線構成が複雑となって設計等に手間がかかるととも
に、エッチングに際して使用するマスクも種々異なる形
態とする必要があり、製造に非常に手間を要するという
問題点があった。
本考案は、上記の事情に鑑みてなされたものであっ
て、出力ドライバの配置構成を簡単なものとして、製造
を容易に行えるようにすることを目的とする。
(課題を解決するための手段) 前記目的を達成するために、本考案のレイアウト構造
においては、半導体チップにおける電源ラインと接地ラ
インとで囲まれた入出力インタフェース領域面内におい
て、それぞれが一定の規格に合ったドライブ能力を持つ
ように、前記両ラインのそれぞれに底辺が沿った一対の
四角形の平面領域を占有する出力ドライバが、前記両ラ
インの形成方向に複数分形成されているととともに、前
記一対の四角形の平面領域の間に各出力ドライバそれぞ
れの出力部に対応する出力パッドが形成されてなる半導
体チップにおける入出力インタフェース領域の平面レイ
アウト構造であって 前記各出力ドライバは、それぞれの一定規格のドライ
ブ能力を保持しながら、互いにそれぞれのラインからの
立辺の高さが等しくなる形状の四角形の平面領域を占有
する位置にレイアウトされ、かつ、前記任意の出力パッ
ドが、その出力パッドが対応する一対の出力ドライバの
隣に位置する一対の出力ドライバの間の領域にレイアウ
トされた構造としている。
(作用) 本考案によれば、出力ドライバの立辺の高さが等しく
されることで、出力ドライバの設計はその幅寸法のみと
できる。
また、上記のように出力ドライバの立辺高さが等しく
されると、ドライブ能力が大きい出力ドライバはその幅
が広くなるが、出力パッドが、その出力パッドが対応す
る一対の出力ドライバの隣に位置する一対の出力ドライ
バの間の領域にレイアウトされることで、隣合う出力ド
ライバそれぞれの間隔を小さくできる。
(実施例) 以下、本考案の実施例を図面を参照して詳細に説明す
る。第1図は本考案の実施例に係る半導体チップの平面
レイアウト構造を示す図である。第1図に示された本実
施例の平面レイアウト構造においては、従来例に係る第
2図と対応する部分には同一の符号を付すとともに、そ
の同一の符号の部分についての説明は省略する。
本実施例の平面レイアウト構造で特徴とするのは、各
出力ドライバ8,10,12が、それぞれの一定規格のドライ
ブ能力を保持しながら、互いにそれぞれのライン4,6か
らの立辺8b,10b,12bの高さが等しくなるように平面領域
8d,10d,12dをレイアウトされていることである。
さらに、出力パッド14が、その一部においてその出力
パッド14が対応する一対の出力ドライバ8の領域8dそれ
ぞれの隣に位置する一対の出力ドライバ10の領域10d間
の領域にレイアウトされていることである。
上記のように、8b,10b,12bの高さが等しくされたこと
で、出力ドライバ8,10,12の設計はその幅寸法のみです
むとともに、その配置構成が簡単となり、また、エッチ
ングのマスク形状も簡単とできるようにしている。
また、出力ドライバ8,10,12の立辺高さが等しくされ
た構成においても、出力パッド14の一部が、その出力パ
ッド14が対応する一対の出力ドライバ8の領域8dそれぞ
れの隣に位置する一対の出力ドライバ10の領域10dそれ
ぞれの間の領域にレイアウトされていることで、領域8d
と領域10dとの間隔を最小とできるようにしている。
(考案の効果) 以上説明したことから明らかなように本考案によれ
ば、出力ドライバの立辺の高さが等しくされることで、
出力ドライバの設計はその幅寸法のみですむとともに、
その配置構成が簡単となり、また、エッチングのマスク
形状も簡単とできて、製造が容易に行えるようになる。
また、上記のように出力ドライバの立辺高さが等しく
されると、ドライブ能力が大きい出力ドライバはその幅
が広くなるが、出力パッドが、その出力パッドが対応す
る一対の出力ドライバの隣に位置する一対の出力ドライ
バの間の領域にレイアウトされることで、隣合う出力ド
ライバそれぞれの間隔を小さくできるので、これによ
り、集積度をできるだけ高くできるようにしている。
【図面の簡単な説明】
第1図は本考案の実施例に係る半導体チップにおける入
出力インタフェース領域の平面図である。第2図は従来
例に係る第1図に対応する平面図である。 2……入出力インタフェース領域、4……電源ライン、
6……接地ライン、8,10,12……出力ドライバ、8d,10d,
12d……出力ドライバ領域、14,16,18……出力パッド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 A

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】半導体チップにおける電源ラインと接地ラ
    インとで囲まれた入出力インタフェース領域面内におい
    て、それぞれが一定の規格に合ったドライブ能力を持つ
    ように、前記両ラインのそれぞれに底辺が沿った一対の
    四角形の平面領域を占有する出力ドライバが、前記両ラ
    インの形成方向に複数分形成されているととともに、前
    記一対の四角形の平面領域の間に各出力ドライバそれぞ
    れの出力部に対応する出力パッドが形成されてなるもの
    であって、 前記各出力ドライバは、それぞれの一定規格のドライブ
    能力を保持しながら、互いにそれぞれのラインからの立
    辺の高さが等しくなる形状の四角形の平面領域を占有す
    る位置にレイアウトされ、かつ、前記任意の出力パッド
    が、その出力パッドが対応する一対の出力ドライバの隣
    に位置する一対の出力ドライバの間の領域にレイアウト
    されたことを特徴とする、半導体チップにおける入出力
    インタフェース領域の平面イアウト構造。
JP1988076546U 1988-06-09 1988-06-09 半導体チップにおける入出力インタフェース領域の平面レイアウト構造 Expired - Lifetime JPH085558Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988076546U JPH085558Y2 (ja) 1988-06-09 1988-06-09 半導体チップにおける入出力インタフェース領域の平面レイアウト構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988076546U JPH085558Y2 (ja) 1988-06-09 1988-06-09 半導体チップにおける入出力インタフェース領域の平面レイアウト構造

Publications (2)

Publication Number Publication Date
JPH01179444U JPH01179444U (ja) 1989-12-22
JPH085558Y2 true JPH085558Y2 (ja) 1996-02-14

Family

ID=31301567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988076546U Expired - Lifetime JPH085558Y2 (ja) 1988-06-09 1988-06-09 半導体チップにおける入出力インタフェース領域の平面レイアウト構造

Country Status (1)

Country Link
JP (1) JPH085558Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114246A (en) * 1981-01-07 1982-07-16 Toshiba Corp Master-slice type semiconductor device
JPS62154640A (ja) * 1985-12-26 1987-07-09 Nec Corp 半導体装置
JPH01109746A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp Cmosゲートアレイ

Also Published As

Publication number Publication date
JPH01179444U (ja) 1989-12-22

Similar Documents

Publication Publication Date Title
US3968478A (en) Chip topography for MOS interface circuit
US4947233A (en) Semi-custom LSI having input/output cells
JPH0636578Y2 (ja) 半導体集積回路
JPH085558Y2 (ja) 半導体チップにおける入出力インタフェース領域の平面レイアウト構造
JPH11121505A (ja) 半導体集積回路装置
JP2000022079A (ja) 半導体集積回路
JPS623584B2 (ja)
JP2839722B2 (ja) 集積回路装置
JP2520225B2 (ja) 半導体集積回路装置
JP2555774B2 (ja) 半導体集積回路
JPS6348132Y2 (ja)
JPH065782A (ja) 半導体チップコーナー部のレイアウト方法、及び半導体集積回路装置
JPS61240652A (ja) 半導体集積回路装置
KR100249717B1 (ko) 고정 배선에 의해 기능 블록을 접속하는 게이트 어레이 시스템 및 그 래이아웃 방법
JPS62224043A (ja) 半導体集積回路装置
JPH01114049A (ja) サイズ可変の集積回路チップ
JP2702155B2 (ja) 半導体集積回路
JP2508206B2 (ja) 集積回路装置
JPS59167036A (ja) 半導体集積回路
JPH06204395A (ja) 半導体装置
JPH079977B2 (ja) 半導体集積回路装置
JPH0513582A (ja) 半導体装置の電源配線
JPH0547995A (ja) マルチチツプモジユール
JPH09260578A (ja) 半導体チップおよびそれが搭載されるリードフレームならびに半導体装置
JPS63299135A (ja) 半導体集積回路装置