JPH0855953A - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置Info
- Publication number
- JPH0855953A JPH0855953A JP6211957A JP21195794A JPH0855953A JP H0855953 A JPH0855953 A JP H0855953A JP 6211957 A JP6211957 A JP 6211957A JP 21195794 A JP21195794 A JP 21195794A JP H0855953 A JPH0855953 A JP H0855953A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead frame
- die pad
- pad portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 接合材の塗布位置および塗布量の極めて正確
な管理が必要でなく、しかも信頼性の高い半導体装置を
高歩留りで組立できる。 【構成】 ダイパッド部１１とダイパッド部１１に少な
くとも一つ設けられた貫通孔１２とを有するリードフレ
ーム１において、ダイパッド部１１の半導体素子搭載面
側の貫通孔１２の周縁に、その周縁に沿って所定高さの
縁部１２ａを設ける。
な管理が必要でなく、しかも信頼性の高い半導体装置を
高歩留りで組立できる。 【構成】 ダイパッド部１１とダイパッド部１１に少な
くとも一つ設けられた貫通孔１２とを有するリードフレ
ーム１において、ダイパッド部１１の半導体素子搭載面
側の貫通孔１２の周縁に、その周縁に沿って所定高さの
縁部１２ａを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームと該リ
ードフレームを用いた半導体装置とに関するものであ
る。
ードフレームを用いた半導体装置とに関するものであ
る。
【０００２】
【従来の技術】従来のリードフレームには、図４に示す
ようにダイパッド部５１に貫通孔５２を設けたものがあ
る。上記リードフレーム５０を用いて構成された半導体
装置では、例えば図５に示すように、ダイパッド部５１
上に接合材５４を介して半導体素子５５が搭載されてい
る。また、半導体素子５５上の図示しない電極とリード
フレーム５０のインナーリード５３とが、ワイヤ５６に
よって接続されている。さらにリードフレーム５０と半
導体素子５５とを一体に封止する封止部５７が形成され
ている。この封止部５７は、例えば樹脂によって形成さ
れている。
ようにダイパッド部５１に貫通孔５２を設けたものがあ
る。上記リードフレーム５０を用いて構成された半導体
装置では、例えば図５に示すように、ダイパッド部５１
上に接合材５４を介して半導体素子５５が搭載されてい
る。また、半導体素子５５上の図示しない電極とリード
フレーム５０のインナーリード５３とが、ワイヤ５６に
よって接続されている。さらにリードフレーム５０と半
導体素子５５とを一体に封止する封止部５７が形成され
ている。この封止部５７は、例えば樹脂によって形成さ
れている。
【０００３】このような半導体装置は、ダイパッド部５
１に貫通孔５２を設けたことによるアンカー効果によっ
て、ダイパッド部５１と封止部５７との密着性が向上し
たものになっている。
１に貫通孔５２を設けたことによるアンカー効果によっ
て、ダイパッド部５１と封止部５７との密着性が向上し
たものになっている。
【０００４】ところで上記接合材５４としては、常温で
の接合作業が可能でありかつ安価なペーストが現在の主
流になっている。またダイパッド部５１へのペーストの
塗布は、例えばディスペンサを用いて行われる。
の接合作業が可能でありかつ安価なペーストが現在の主
流になっている。またダイパッド部５１へのペーストの
塗布は、例えばディスペンサを用いて行われる。
【０００５】なお、ダイパッド部へのペーストの塗布位
置がずれて塗布量の少ない箇所ができる場合や所定の位
置に塗布できても塗布量が少ない場合には、ダイパッド
部と半導体素子とを強固に接合できない。そのため、半
導体装置の信頼性の低下を引き起こす。そこで通常は、
ペーストの塗布量が若干多めになるようにディスペンサ
を調整している。
置がずれて塗布量の少ない箇所ができる場合や所定の位
置に塗布できても塗布量が少ない場合には、ダイパッド
部と半導体素子とを強固に接合できない。そのため、半
導体装置の信頼性の低下を引き起こす。そこで通常は、
ペーストの塗布量が若干多めになるようにディスペンサ
を調整している。
【０００６】
【発明が解決しようとする課題】しかしながら、ペース
トの塗布量を若干多めに調整した際には、塗布位置がず
れて塗布量の多い箇所ができる場合がある。また所定の
位置に塗布できても塗布量が多い場合が生じる。これら
の場合には、ダイパッド部に設けられた貫通孔を通って
ダイパッド部裏面にペーストが回り込み、裏漏れが発生
する。
トの塗布量を若干多めに調整した際には、塗布位置がず
れて塗布量の多い箇所ができる場合がある。また所定の
位置に塗布できても塗布量が多い場合が生じる。これら
の場合には、ダイパッド部に設けられた貫通孔を通って
ダイパッド部裏面にペーストが回り込み、裏漏れが発生
する。
【０００７】したがって、貫通孔を有するリードフレー
ムを用いた場合には、ペーストの塗布位置や塗布量を極
めて正確に管理する必要である。またこの裏漏れが引き
金になって、半導体素子の搭載位置精度の低下やワイヤ
ボンドの付かず不良が発生し、半導体装置の組立歩留り
が低下する。
ムを用いた場合には、ペーストの塗布位置や塗布量を極
めて正確に管理する必要である。またこの裏漏れが引き
金になって、半導体素子の搭載位置精度の低下やワイヤ
ボンドの付かず不良が発生し、半導体装置の組立歩留り
が低下する。
【０００８】またダイパッド部と半導体素子との接合工
程では、リードフレームと半導体素子との熱膨張係数の
差によって半導体素子に応力が働く。特に銅系のリード
フレームを用いた場合には、半導体素子に比べて熱膨張
係数の差が大きくなり、発生する応力も大きくなる。そ
の結果、半導体素子が割れたり、半導体装置のデバイス
特性が不良になるなどの問題が生じる。
程では、リードフレームと半導体素子との熱膨張係数の
差によって半導体素子に応力が働く。特に銅系のリード
フレームを用いた場合には、半導体素子に比べて熱膨張
係数の差が大きくなり、発生する応力も大きくなる。そ
の結果、半導体素子が割れたり、半導体装置のデバイス
特性が不良になるなどの問題が生じる。
【０００９】本発明は上記課題を解決するためになされ
たものであり、接合材の塗布位置および塗布量の極めて
正確な管理が必要でなく、しかも信頼性の高い半導体装
置を高歩留りで組立可能なリードフレームと該リードフ
レームを用いた半導体装置を提供することを目的として
いる。
たものであり、接合材の塗布位置および塗布量の極めて
正確な管理が必要でなく、しかも信頼性の高い半導体装
置を高歩留りで組立可能なリードフレームと該リードフ
レームを用いた半導体装置を提供することを目的として
いる。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明は、ダイパッド部と該ダイパッド部に少なくと
も一つ設けられた貫通孔とを有する。そしてダイパッド
部の半導体素子搭載面側の上記貫通孔の周縁に、その周
縁に沿って所定高さの縁部が設けられているリードフレ
ームである。また、上記縁部の高さが略一定であるリー
ドフレームである。さらに本発明は、上記リードフレー
ムと、ダイパッド部の半導体素子搭載面に接合材を介し
て搭載される半導体素子と、リードフレームと半導体素
子とを一体に封止する封止部とからなる半導体装置であ
る。
に本発明は、ダイパッド部と該ダイパッド部に少なくと
も一つ設けられた貫通孔とを有する。そしてダイパッド
部の半導体素子搭載面側の上記貫通孔の周縁に、その周
縁に沿って所定高さの縁部が設けられているリードフレ
ームである。また、上記縁部の高さが略一定であるリー
ドフレームである。さらに本発明は、上記リードフレー
ムと、ダイパッド部の半導体素子搭載面に接合材を介し
て搭載される半導体素子と、リードフレームと半導体素
子とを一体に封止する封止部とからなる半導体装置であ
る。
【００１１】
【作用】本発明のリードフレームでは、ダイパッド部の
半導体素子搭載面にペースト状の接合材を塗布した際、
貫通孔の周縁に設けられた縁部が堰になる。したがっ
て、貫通孔側に接合材がはみ出さなくなる。また縁部が
堰になるため、縁部の高さがダイパッド部の半導体素子
搭載面に塗布した接合材の厚みになる。さらに縁部の高
さが略一定であるため、ダイパッド部に搭載される半導
体素子とダイパッド部の半導体素子搭載面との間が一定
の距離に保たれる。
半導体素子搭載面にペースト状の接合材を塗布した際、
貫通孔の周縁に設けられた縁部が堰になる。したがっ
て、貫通孔側に接合材がはみ出さなくなる。また縁部が
堰になるため、縁部の高さがダイパッド部の半導体素子
搭載面に塗布した接合材の厚みになる。さらに縁部の高
さが略一定であるため、ダイパッド部に搭載される半導
体素子とダイパッド部の半導体素子搭載面との間が一定
の距離に保たれる。
【００１２】また本発明の半導体装置では、貫通孔の周
縁に設けられた縁部が堰になって、ダイパッド部の裏面
への接合材の回り込みが少ないものになるので、裏漏れ
が少なくなる。さらに縁部の高さが略一定であることか
ら、接合材の厚みが一定になるため、ダイパッド部と半
導体素子との接着が強固なものになる。
縁に設けられた縁部が堰になって、ダイパッド部の裏面
への接合材の回り込みが少ないものになるので、裏漏れ
が少なくなる。さらに縁部の高さが略一定であることか
ら、接合材の厚みが一定になるため、ダイパッド部と半
導体素子との接着が強固なものになる。
【００１３】
【実施例】以下、本発明のリードフレームおよび半導体
装置の実施例を図面に基づいて説明する。図１は本発明
のリードフレームの一例を示す要部斜視図であり、図２
は本発明のリードフレームの一例を示す要部側面図であ
る。
装置の実施例を図面に基づいて説明する。図１は本発明
のリードフレームの一例を示す要部斜視図であり、図２
は本発明のリードフレームの一例を示す要部側面図であ
る。
【００１４】図示したようにリードフレーム１は、従来
と同様、ダイパッド部１１とそのダイパッド部１１に少
なくとも一つ設けられた貫通孔１２とを有している。こ
の実施例において、貫通孔１２は例えばスリット状に形
成されるとともに、４つの貫通孔１２が十字状に配置さ
れた状態で設けられている。
と同様、ダイパッド部１１とそのダイパッド部１１に少
なくとも一つ設けられた貫通孔１２とを有している。こ
の実施例において、貫通孔１２は例えばスリット状に形
成されるとともに、４つの貫通孔１２が十字状に配置さ
れた状態で設けられている。
【００１５】なお貫通孔１２は、図２に示したように内
径が略一定、またはダイパッド部１１の半導体素子搭載
面に向けて内径が大きくなる逆テーパ状に形成されてい
ることが好ましい。また１ダイパッド部１１当たりの貫
通孔１２の数は、例えば１〜１０００個の範囲であるこ
とが望ましく、１貫通孔１２当たりの投影面積が０．５
ｍｍ2 以上であることが好ましい。さらに、ダイパッド
部１１全体の投影面積に占める貫通孔１２の投影面積の
比が、０．０１〜０．９５の範囲であることが好まし
い。
径が略一定、またはダイパッド部１１の半導体素子搭載
面に向けて内径が大きくなる逆テーパ状に形成されてい
ることが好ましい。また１ダイパッド部１１当たりの貫
通孔１２の数は、例えば１〜１０００個の範囲であるこ
とが望ましく、１貫通孔１２当たりの投影面積が０．５
ｍｍ2 以上であることが好ましい。さらに、ダイパッド
部１１全体の投影面積に占める貫通孔１２の投影面積の
比が、０．０１〜０．９５の範囲であることが好まし
い。
【００１６】またこの実施例のリードフレーム１では、
ダイパッド部１１に、リードフレーム１の図示しないフ
レーム部に固定するための吊りリード１３が設けられて
いる。そしてダイパッド部１１と上記フレーム部との間
には、インナーリード１４が介装されている。
ダイパッド部１１に、リードフレーム１の図示しないフ
レーム部に固定するための吊りリード１３が設けられて
いる。そしてダイパッド部１１と上記フレーム部との間
には、インナーリード１４が介装されている。
【００１７】ところで本発明においてその特徴とすると
ころは、ダイパッド部１１の半導体素子搭載面側の貫通
孔１２の周縁に、当該周縁に沿って所定高さｈの縁部１
２ａが設けられている点である。この縁部１２ａの高さ
ｈは略一定である。したがって、１つの貫通孔１２にお
ける縁部１２ａの高さｈは略一定であるとともに、各貫
通孔１２間においても縁部１２ａの高さｈは略等しく形
成されている。
ころは、ダイパッド部１１の半導体素子搭載面側の貫通
孔１２の周縁に、当該周縁に沿って所定高さｈの縁部１
２ａが設けられている点である。この縁部１２ａの高さ
ｈは略一定である。したがって、１つの貫通孔１２にお
ける縁部１２ａの高さｈは略一定であるとともに、各貫
通孔１２間においても縁部１２ａの高さｈは略等しく形
成されている。
【００１８】上記縁部１２ａの高さｈは、例えばリード
フレーム１が銅系材料からなる場合、０．０１〜０．３
ｍｍの範囲であることが望まい。また縁部１２ａの幅
は、０．０１〜３．０ｍｍの範囲であることが望まし
い。また、縁部１２ａはダイパッド部１１と同種材料ま
たは異種材料で成形されており、同種材料の場合は縁部
１２ａとダイパッド部１１とが一体に成形されていても
良い。
フレーム１が銅系材料からなる場合、０．０１〜０．３
ｍｍの範囲であることが望まい。また縁部１２ａの幅
は、０．０１〜３．０ｍｍの範囲であることが望まし
い。また、縁部１２ａはダイパッド部１１と同種材料ま
たは異種材料で成形されており、同種材料の場合は縁部
１２ａとダイパッド部１１とが一体に成形されていても
良い。
【００１９】このように構成されたリードフレーム１で
は、ダイパッド部１１の半導体素子搭載面にペースト状
の接合材を塗布した際、貫通孔１２の周縁に設けられた
所定高さｈの縁部１２ａが堰になる。このため塗布量を
所定より若干多めにした場合や塗布位置がずれても、接
合材が貫通孔１２を通ってダイパッド部１１の裏面に回
り込む難ことが防止される。したがって接合材の裏漏れ
の発生が少ないものになるので、リードフレーム１を用
いて半導体装置の組立を行う際には、接合材の塗布位置
や塗布量を極めて正確に管理する必要がない。
は、ダイパッド部１１の半導体素子搭載面にペースト状
の接合材を塗布した際、貫通孔１２の周縁に設けられた
所定高さｈの縁部１２ａが堰になる。このため塗布量を
所定より若干多めにした場合や塗布位置がずれても、接
合材が貫通孔１２を通ってダイパッド部１１の裏面に回
り込む難ことが防止される。したがって接合材の裏漏れ
の発生が少ないものになるので、リードフレーム１を用
いて半導体装置の組立を行う際には、接合材の塗布位置
や塗布量を極めて正確に管理する必要がない。
【００２０】また接合材２の塗布に例えばディスペンサ
を用いる場合、ディスペンサは種々の影響によってそれ
にかかる圧力が変化し易い。よって接合材２の塗布位置
や塗布量を正確に管理するには、ディスペンサの調整を
随時行う必要がある。しかしながら、上記半導体装置２
０では接合材２の塗布位置や塗布量を極めて正確に管理
する必要がないので、煩雑なディスペンサの調整作業が
不要になる。
を用いる場合、ディスペンサは種々の影響によってそれ
にかかる圧力が変化し易い。よって接合材２の塗布位置
や塗布量を正確に管理するには、ディスペンサの調整を
随時行う必要がある。しかしながら、上記半導体装置２
０では接合材２の塗布位置や塗布量を極めて正確に管理
する必要がないので、煩雑なディスペンサの調整作業が
不要になる。
【００２１】また縁部１２ａが堰になるので、縁部１２
ａの高さｈがダイパッド部１１の半導体素子搭載面に塗
布した接合材の厚み（以下、塗布厚みと記す）になる。
よって、縁部１２ａの高さｈを制御することで接合材の
塗布厚みを調整でき、塗布厚みの最適化を図ることがで
きる。そのことにより、ダイパッド部１１の半導体素子
搭載面に半導体素子を搭載する場合に、リードフレーム
１と半導体素子との熱膨張係数の際によって半導体素子
に加わる応力を緩和することが可能になる。
ａの高さｈがダイパッド部１１の半導体素子搭載面に塗
布した接合材の厚み（以下、塗布厚みと記す）になる。
よって、縁部１２ａの高さｈを制御することで接合材の
塗布厚みを調整でき、塗布厚みの最適化を図ることがで
きる。そのことにより、ダイパッド部１１の半導体素子
搭載面に半導体素子を搭載する場合に、リードフレーム
１と半導体素子との熱膨張係数の際によって半導体素子
に加わる応力を緩和することが可能になる。
【００２２】さらにこの実施例では、縁部１２ａの高さ
ｈが略一定であるので、接合材の塗布厚みも一定にな
る。したがって、ダイパッド部１１の半導体素子搭載面
に半導体素子を強固に接着できるものになる。
ｈが略一定であるので、接合材の塗布厚みも一定にな
る。したがって、ダイパッド部１１の半導体素子搭載面
に半導体素子を強固に接着できるものになる。
【００２３】次に、本発明の半導体装置の一例を図３に
示す断面図を用いて説明する。図３は樹脂封止型の半導
体装置の例を示したものであり、この半導体装置２０は
上記実施例のリードフレーム１を用いて構成されてい
る。
示す断面図を用いて説明する。図３は樹脂封止型の半導
体装置の例を示したものであり、この半導体装置２０は
上記実施例のリードフレーム１を用いて構成されてい
る。
【００２４】すなわち、リードフレーム１のダイパッド
部１１の半導体素子搭載面には、接合材２を介して半導
体素子３が搭載されている。また半導体素子３上の図示
しない電極とリードフレーム１のインナーリード１４と
が、ワイヤ４によって接続されている。さらにリードフ
レーム１と半導体素子４とが、ワイヤ４を含む状態で一
体に樹脂封止されて封止部５が形成されている。
部１１の半導体素子搭載面には、接合材２を介して半導
体素子３が搭載されている。また半導体素子３上の図示
しない電極とリードフレーム１のインナーリード１４と
が、ワイヤ４によって接続されている。さらにリードフ
レーム１と半導体素子４とが、ワイヤ４を含む状態で一
体に樹脂封止されて封止部５が形成されている。
【００２５】このように構成された半導体装置２０で
は、縁部１２ａが堰になることによって接合材２の裏漏
れが生じ難いので、裏漏れに起因する半導体素子３の搭
載位置精度の低下やワイヤーボンドの付かず不良の発生
の低減を図ることができる。また縁部１２ａの高さｈを
制御することで塗布厚みの最適化を図ることができるの
で、半導体素子３に加わる応力が緩和された半導体装置
２０を実現できる。したがって、デバイスの特性不良や
半導体素子３の割れの発生のないものになる。
は、縁部１２ａが堰になることによって接合材２の裏漏
れが生じ難いので、裏漏れに起因する半導体素子３の搭
載位置精度の低下やワイヤーボンドの付かず不良の発生
の低減を図ることができる。また縁部１２ａの高さｈを
制御することで塗布厚みの最適化を図ることができるの
で、半導体素子３に加わる応力が緩和された半導体装置
２０を実現できる。したがって、デバイスの特性不良や
半導体素子３の割れの発生のないものになる。
【００２６】さらにこの実施例では縁部１２ａの高さｈ
が略一定であるため、ダイパッド部１１の半導体素子搭
載面に半導体素子３が強固に接着されている。その結
果、ワイヤーボンド時に半導体素子３が剥がれたり、封
止部５にクラックが発生しない品質の高い半導体装置２
０になる。
が略一定であるため、ダイパッド部１１の半導体素子搭
載面に半導体素子３が強固に接着されている。その結
果、ワイヤーボンド時に半導体素子３が剥がれたり、封
止部５にクラックが発生しない品質の高い半導体装置２
０になる。
【００２７】
【発明の効果】以上説明したように本発明のリードフレ
ームでは、貫通孔周縁に縁部を設けたので、ダイパッド
部の半導体素子搭載面にペースト状の接合材を塗布する
際には上記縁部が堰になる。このため、ダイパッド部裏
面に接合材が回り込み難くできるので、裏漏れが少ない
ものになる。
ームでは、貫通孔周縁に縁部を設けたので、ダイパッド
部の半導体素子搭載面にペースト状の接合材を塗布する
際には上記縁部が堰になる。このため、ダイパッド部裏
面に接合材が回り込み難くできるので、裏漏れが少ない
ものになる。
【００２８】また縁部が堰になって、縁部の高さが接合
材の塗布厚みになるので、縁部の高さを制御することで
接合材の塗布厚みの最適化を図ることができる。よっ
て、ダイパッド部の半導体素子搭載面に半導体素子を搭
載する場合に、リードフレームと半導体素子との熱膨張
係数の差によって生じる応力を緩和することが可能にな
る。さらに縁部の高さを略一定に構成したものでは、ダ
イパッド部と半導体素子との間が一定の距離に保たれ
る。よって、接合材の塗布厚みも一定になるので、ダイ
パッド部の半導体素子搭載面に半導体素子を強固に接着
することができる。
材の塗布厚みになるので、縁部の高さを制御することで
接合材の塗布厚みの最適化を図ることができる。よっ
て、ダイパッド部の半導体素子搭載面に半導体素子を搭
載する場合に、リードフレームと半導体素子との熱膨張
係数の差によって生じる応力を緩和することが可能にな
る。さらに縁部の高さを略一定に構成したものでは、ダ
イパッド部と半導体素子との間が一定の距離に保たれ
る。よって、接合材の塗布厚みも一定になるので、ダイ
パッド部の半導体素子搭載面に半導体素子を強固に接着
することができる。
【００２９】また本発明の半導体装置では、縁部が堰に
なることによって接合材の裏漏れが生じ難いため、組立
の際には、裏漏れに起因する半導体素子の搭載位置精度
の低下やワイヤーボンドの付かず不良の発生を低減する
ことができる。また接合材の塗布位置や塗布量を極めて
正確に管理する必要がなく、組立歩留りが向上した装置
になる。
なることによって接合材の裏漏れが生じ難いため、組立
の際には、裏漏れに起因する半導体素子の搭載位置精度
の低下やワイヤーボンドの付かず不良の発生を低減する
ことができる。また接合材の塗布位置や塗布量を極めて
正確に管理する必要がなく、組立歩留りが向上した装置
になる。
【００３０】さらに縁部の高さが略一定であるので、ワ
イヤーボンド時に半導体素子が剥がれたり、封止部にク
ラックが発生しない品質の高い半導体装置になる。した
がって、接合材の塗布位置や塗布量を極めて正確に管理
する必要がなく、しかも高い歩留りでの組立を可能にす
る信頼性の高い半導体装置を実現できる。
イヤーボンド時に半導体素子が剥がれたり、封止部にク
ラックが発生しない品質の高い半導体装置になる。した
がって、接合材の塗布位置や塗布量を極めて正確に管理
する必要がなく、しかも高い歩留りでの組立を可能にす
る信頼性の高い半導体装置を実現できる。
【図１】本発明のリードフレームの一例を示す要部斜視
図である。
図である。
【図２】本発明のリードフレームの一例を示す要部断面
図である。
図である。
【図３】本発明の半導体装置の一例を示す断面図であ
る。
る。
【図４】リードフレームの従来例を示す要部斜視図であ
る。
る。
【図５】半導体装置の従来例を示す断面図である。
１ リードフレーム ２ 接合材 ３ 半導体素子 ５ 封止部 １１ ダイパッド部 １２ 貫通孔 １２ａ 縁部 ２０ 半導体装置 ｈ 高さ
Claims (3)
- 【請求項１】 ダイパッド部と該ダイパッド部に少なく
とも一つ設けられた貫通孔とを有するリードフレームに
おいて、 前記ダイパッド部の半導体素子搭載面側の前記貫通孔の
周縁に、該周縁に沿って所定高さの縁部を設けたことを
特徴とするリードフレーム。 - 【請求項２】 前記縁部の高さは、略一定であることを
特徴とする請求項１記載のリードフレーム。 - 【請求項３】 請求項１または請求項２記載のリードフ
レームと、 前記ダイパッド部の半導体素子搭載面に接合材を介して
搭載される半導体素子と、 前記リードフレームと前記半導体素子とを一体に封止す
る封止部とからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211957A JPH0855953A (ja) | 1994-08-12 | 1994-08-12 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6211957A JPH0855953A (ja) | 1994-08-12 | 1994-08-12 | リードフレームおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855953A true JPH0855953A (ja) | 1996-02-27 |
Family
ID=16614508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6211957A Pending JPH0855953A (ja) | 1994-08-12 | 1994-08-12 | リードフレームおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0855953A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077282A1 (ja) * | 2012-11-15 | 2014-05-22 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
-
1994
- 1994-08-12 JP JP6211957A patent/JPH0855953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077282A1 (ja) * | 2012-11-15 | 2014-05-22 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
| JP5856314B2 (ja) * | 2012-11-15 | 2016-02-09 | 日産自動車株式会社 | Ａｕ系はんだダイアタッチメント半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126813A (en) | Semiconductor pressure sensor device with two semiconductor pressure sensor chips and a method of manufacturing thereof | |
| US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| US5225373A (en) | Method of manufacturing semiconductor pressure sensor device with two semiconductor pressure sensor chips | |
| JPH09321212A (ja) | 半導体装置およびその製造方法 | |
| JPH0855953A (ja) | リードフレームおよび半導体装置 | |
| JPH01241828A (ja) | 半導体パッケージ | |
| JPS6095941A (ja) | 半導体装置 | |
| JP2852155B2 (ja) | 半導体装置用リードフレーム | |
| JP2694871B2 (ja) | 半導体装置 | |
| JPS63202948A (ja) | リ−ドフレ−ム | |
| JP3006546B2 (ja) | 半導体装置及びリードフレーム | |
| JP3229816B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JP3099573B2 (ja) | 半導体装置 | |
| JPH05308083A (ja) | 半導体装置 | |
| JP2932796B2 (ja) | 半導体装置用リードフレーム | |
| US20100032817A1 (en) | Semiconductor device with plastic package molding compound, semiconductor chip and leadframe and method for producing the same | |
| KR0150705B1 (ko) | 홈을 갖는 히터 블록 | |
| JPH0661411A (ja) | 半導体装置用リードフレーム | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| KR200142844Y1 (ko) | 리드프레임 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JP2001007262A (ja) | 半導体装置及び半導体装置の製造方法 |