JPH0862301A - 高速パターン発生器 - Google Patents
高速パターン発生器Info
- Publication number
- JPH0862301A JPH0862301A JP6218112A JP21811294A JPH0862301A JP H0862301 A JPH0862301 A JP H0862301A JP 6218112 A JP6218112 A JP 6218112A JP 21811294 A JP21811294 A JP 21811294A JP H0862301 A JPH0862301 A JP H0862301A
- Authority
- JP
- Japan
- Prior art keywords
- data
- match
- pattern generator
- sequencer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 52
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000012795 verification Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 フラッシュメモリの様に、テストフローの変
動する被測定デバイスを高速に試験することのできる高
速パターン発生器を提供する。 【構成】 演算制御メモリ１２へのデータを出力するシ
ーケンス制御部１１に、論理比較器４からのマッチ信号
に応じて分岐する分岐先データを格納するセーブレジス
タ３００を設ける。そして、当該マッチ信号に応じて、
イニシャルクロック発生部１６１からイニシャルクロッ
クを発生させない禁止ゲート５００を設けて高速パター
ン発生器を構成する。このセーブレジスタ３００は、シ
ーケンサ１１３の出力マッチデータをプラス１するイン
クリメンタ２００の出力データを格納し、シーケンサ１
１３へロードするデータを選択する選択器４１４に格納
データを与えるもので構成してもよい。
動する被測定デバイスを高速に試験することのできる高
速パターン発生器を提供する。 【構成】 演算制御メモリ１２へのデータを出力するシ
ーケンス制御部１１に、論理比較器４からのマッチ信号
に応じて分岐する分岐先データを格納するセーブレジス
タ３００を設ける。そして、当該マッチ信号に応じて、
イニシャルクロック発生部１６１からイニシャルクロッ
クを発生させない禁止ゲート５００を設けて高速パター
ン発生器を構成する。このセーブレジスタ３００は、シ
ーケンサ１１３の出力マッチデータをプラス１するイン
クリメンタ２００の出力データを格納し、シーケンサ１
１３へロードするデータを選択する選択器４１４に格納
データを与えるもので構成してもよい。
Description
【０００１】
【産業上の利用分野】本発明は、被測定デバイスを試験
するための試験パターン発生器に関し、特に、フラッシ
ュメモリの様に、書き込みや消去に複数回の動作が必要
で、かつ、その回数が一定でなく、テストフローの変動
する被測定デバイスを高速に試験することのできる高速
パターン発生器に関する。
するための試験パターン発生器に関し、特に、フラッシ
ュメモリの様に、書き込みや消去に複数回の動作が必要
で、かつ、その回数が一定でなく、テストフローの変動
する被測定デバイスを高速に試験することのできる高速
パターン発生器に関する。
【０００２】
【従来の技術】一般に、半導体試験装置では、各種の被
測定デバイスを高速に測定する必要があり、そのための
テストパターンを発生する必要がある。
測定デバイスを高速に測定する必要があり、そのための
テストパターンを発生する必要がある。
【０００３】被測定デバイスの良否を試験する半導体試
験装置の構成例を図４に示す。図４は、被測定デバイス
がメモリである場合の例である。被試験メモリ用にパタ
ーン発生器１から、アドレス、データ、コントロール信
号が波形整形器２へ供給される。そして、波形整形器２
で、これらの信号が整形されて、被試験メモリ３へ与え
られ書き込まれる。
験装置の構成例を図４に示す。図４は、被測定デバイス
がメモリである場合の例である。被試験メモリ用にパタ
ーン発生器１から、アドレス、データ、コントロール信
号が波形整形器２へ供給される。そして、波形整形器２
で、これらの信号が整形されて、被試験メモリ３へ与え
られ書き込まれる。
【０００４】次に、被試験メモリ３からの読みだしたデ
ータは、論理比較器４において、パターン発生器１から
出力される期待値信号と比較される。論理比較器４の出
力は、期待値と被測定メモリの出力とが一致したかどう
かを示しており、マッチ信号と呼ばれる。このマッチ信
号は、パターン発生器１へフィードバックされ、次回の
発生パターンを定める条件を与えている。
ータは、論理比較器４において、パターン発生器１から
出力される期待値信号と比較される。論理比較器４の出
力は、期待値と被測定メモリの出力とが一致したかどう
かを示しており、マッチ信号と呼ばれる。このマッチ信
号は、パターン発生器１へフィードバックされ、次回の
発生パターンを定める条件を与えている。
【０００５】フェイルメモリ５は、論理比較器４から出
力される、マッチ信号と同等のフェイル信号と、パター
ン発生器１から供給されるＦＭアドレス信号とにより、
各アドレス毎のフェイル情報を格納する。そして、上記
の一連の動作はすべてタイミング発生器６から各部に印
加されるクロックに同期して行われる。
力される、マッチ信号と同等のフェイル信号と、パター
ン発生器１から供給されるＦＭアドレス信号とにより、
各アドレス毎のフェイル情報を格納する。そして、上記
の一連の動作はすべてタイミング発生器６から各部に印
加されるクロックに同期して行われる。
【０００６】図５に従来のパターン発生器のブロック図
を示す。シーケンス制御部１１から出力されたデータに
より演算制御メモリ１２がアクセスされる。演算制御メ
モリ１２の出力はアドレス発生部１３、データ発生部１
４、コントロール信号発生部１５に印加され、それぞ
れ、アドレス信号、データや期待値の信号、コントロー
ル信号を発生する。
を示す。シーケンス制御部１１から出力されたデータに
より演算制御メモリ１２がアクセスされる。演算制御メ
モリ１２の出力はアドレス発生部１３、データ発生部１
４、コントロール信号発生部１５に印加され、それぞ
れ、アドレス信号、データや期待値の信号、コントロー
ル信号を発生する。
【０００７】シーケンス制御部１１では、シーケンス制
御メモリ１１１に格納されているデータをデコード部１
１２でデコードして、インクリメントしたり、ホールド
したり、レジスタ１１５から読み出したデータをロード
したり、シーケンス制御メモリ１１１から読み出したデ
ータを新たにロードしたりするようにシーケンサ１１３
に印加している。このシーケンサ１１３の出力データに
より、演算制御メモリ１２がアクセスされ、アドレスや
パターンデータ等の演算制御がなされる。
御メモリ１１１に格納されているデータをデコード部１
１２でデコードして、インクリメントしたり、ホールド
したり、レジスタ１１５から読み出したデータをロード
したり、シーケンス制御メモリ１１１から読み出したデ
ータを新たにロードしたりするようにシーケンサ１１３
に印加している。このシーケンサ１１３の出力データに
より、演算制御メモリ１２がアクセスされ、アドレスや
パターンデータ等の演算制御がなされる。
【０００８】パターン発生器１では、被測定デバイス３
に印加するアドレス、パターンデータ、コントロール信
号を高速に発生する必要がある。
に印加するアドレス、パターンデータ、コントロール信
号を高速に発生する必要がある。
【０００９】高速動作の必要な理由について、例えばア
ドレス発生の場合について述べる。図６に、アドレス発
生部１３のブロック図を示す。アドレス発生部１３は、
Ｘアドレス発生部１３１、Ｙアドレス発生部１３２、ア
ドレス変換部１３３等から構成される。Ｘ、Ｙ各アドレ
ス発生部は、演算制御メモリ１２から出力される命令に
より演算を行う。また、ＸアドレスとＹアドレスはリン
クが可能であり、Ｙアドレス発生部１３２はＸアドレス
発生部１３１からのキャリーによっても制御される。
Ｘ、Ｙ各アドレス発生部から発生されたアドレスはアド
レス変換部１３３に入り、論理アドレスから物理アドレ
スへの変換が行われて出力される。
ドレス発生の場合について述べる。図６に、アドレス発
生部１３のブロック図を示す。アドレス発生部１３は、
Ｘアドレス発生部１３１、Ｙアドレス発生部１３２、ア
ドレス変換部１３３等から構成される。Ｘ、Ｙ各アドレ
ス発生部は、演算制御メモリ１２から出力される命令に
より演算を行う。また、ＸアドレスとＹアドレスはリン
クが可能であり、Ｙアドレス発生部１３２はＸアドレス
発生部１３１からのキャリーによっても制御される。
Ｘ、Ｙ各アドレス発生部から発生されたアドレスはアド
レス変換部１３３に入り、論理アドレスから物理アドレ
スへの変換が行われて出力される。
【００１０】上述の一連の動作を１テスト・サイクル内
に行うことは難しいために複数段のパイプライン構造を
とり、先行処理を行うのが一般的である。図７にパイプ
ライン構造による演算の分割例を示す。図７に示すよう
に、アドレス演算を複数のサイクルに分割して処理を行
っている。この場合、被測定デバイス３に印加するアド
レスを発生するまでに複数のサイクルが必要なため、そ
のサイクル分を先行処理してアドレス演算を行ってい
る。
に行うことは難しいために複数段のパイプライン構造を
とり、先行処理を行うのが一般的である。図７にパイプ
ライン構造による演算の分割例を示す。図７に示すよう
に、アドレス演算を複数のサイクルに分割して処理を行
っている。この場合、被測定デバイス３に印加するアド
レスを発生するまでに複数のサイクルが必要なため、そ
のサイクル分を先行処理してアドレス演算を行ってい
る。
【００１１】被測定デバイス３がフラッシュメモリのよ
うに、テストフローの変動するデバイスである場合に
は、上述の先行処理が下記の理由により行えない。図８
にフラッシュメモリ試験の、アドレスをシーケンシャル
にライト／リードする場合のフローチャートを示す。図
８に示すように、フラッシュメモリの場合、ベリファイ
した結果がパスかフェイルかにより、それ以降のテスト
フローが変わる。つまり、フラッシュメモリの場合は、
標準的な一様なテストフローのデバイスと異なり、被測
定デバイスの出力結果により、パターン発生のシーケン
スが変わるため、先行処理ができないのである。
うに、テストフローの変動するデバイスである場合に
は、上述の先行処理が下記の理由により行えない。図８
にフラッシュメモリ試験の、アドレスをシーケンシャル
にライト／リードする場合のフローチャートを示す。図
８に示すように、フラッシュメモリの場合、ベリファイ
した結果がパスかフェイルかにより、それ以降のテスト
フローが変わる。つまり、フラッシュメモリの場合は、
標準的な一様なテストフローのデバイスと異なり、被測
定デバイスの出力結果により、パターン発生のシーケン
スが変わるため、先行処理ができないのである。
【００１２】このため、このような、テストフローの変
動する被測定デバイスを測定する場合には、次のような
特殊な処理を行っている。 （１）シーケンサ１１３は被測定デバイス３の出力と期
待値の一致をみる命令（以後マッチ命令と称す）のサイ
クルでホールドする。 （２）パターン発生器内のパイプライン段数後に被測定
デバイスの読みだしが行われ、その結果すなわちマッチ
信号によりシーケンサの分岐先が決められる。すなわ
ち、図８における、ベリファイ後の、次のアドレスに進
むか、もう一度同じアドレスにライトするかの、テスト
フローが定まる。 （３）スタート／ストップコントロール部１６は、マッ
チ信号がパターン発生器に戻った時点で、タイミング発
生器からのマッチリスタート信号により、システムバス
からのスタート時と同じ様に、イニシャルクロック発生
器１６１からイニシャルクロックを発生する。 （４）上記のイニシャルクロックによりパイプラインを
詰め直して、被測定デバイス３に対して、次のパターン
を印加する。
動する被測定デバイスを測定する場合には、次のような
特殊な処理を行っている。 （１）シーケンサ１１３は被測定デバイス３の出力と期
待値の一致をみる命令（以後マッチ命令と称す）のサイ
クルでホールドする。 （２）パターン発生器内のパイプライン段数後に被測定
デバイスの読みだしが行われ、その結果すなわちマッチ
信号によりシーケンサの分岐先が決められる。すなわ
ち、図８における、ベリファイ後の、次のアドレスに進
むか、もう一度同じアドレスにライトするかの、テスト
フローが定まる。 （３）スタート／ストップコントロール部１６は、マッ
チ信号がパターン発生器に戻った時点で、タイミング発
生器からのマッチリスタート信号により、システムバス
からのスタート時と同じ様に、イニシャルクロック発生
器１６１からイニシャルクロックを発生する。 （４）上記のイニシャルクロックによりパイプラインを
詰め直して、被測定デバイス３に対して、次のパターン
を印加する。
【００１３】図３に、従来のパターン発生器によるタイ
ミングチャートを示す。このように、マッチ命令時に
は、マッチ信号が”０”であっても、マッチ信号が”
１”であっても、パイプラインのイニシャライズを常に
行うために、動作レートを遅くしなければならず、テス
ト時間が長くなるという欠点があった。
ミングチャートを示す。このように、マッチ命令時に
は、マッチ信号が”０”であっても、マッチ信号が”
１”であっても、パイプラインのイニシャライズを常に
行うために、動作レートを遅くしなければならず、テス
ト時間が長くなるという欠点があった。
【００１４】
【発明が解決しようとする課題】この発明の目的はこれ
らの欠点を一掃し、フラッシュメモリの様に、書き込み
や消去に複数回の動作が必要で、かつ、その回数が一定
でなく、テストフローの変動する被測定デバイスを高速
に試験することのできる高速パターン発生器を提供する
ことを目的とする。
らの欠点を一掃し、フラッシュメモリの様に、書き込み
や消去に複数回の動作が必要で、かつ、その回数が一定
でなく、テストフローの変動する被測定デバイスを高速
に試験することのできる高速パターン発生器を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】被測定デバイスを試験す
るパターン発生器において、演算制御メモリ１２へのデ
ータを出力するシーケンス制御部１１に、論理比較器４
からのマッチ信号に応じて分岐する分岐先データを格納
するセーブレジスタ３００を設ける。そして、当該マッ
チ信号に応じて、イニシャルクロック発生部１６１から
イニシャルクロックを発生させない禁止ゲート５００を
設けて高速パターン発生器を構成する。
るパターン発生器において、演算制御メモリ１２へのデ
ータを出力するシーケンス制御部１１に、論理比較器４
からのマッチ信号に応じて分岐する分岐先データを格納
するセーブレジスタ３００を設ける。そして、当該マッ
チ信号に応じて、イニシャルクロック発生部１６１から
イニシャルクロックを発生させない禁止ゲート５００を
設けて高速パターン発生器を構成する。
【００１６】上記のセーブレジスタ３００は、シーケン
サ１１３の出力マッチデータをプラス１するインクリメ
ンタ２００の出力データを格納し、シーケンサ１１３へ
ロードするデータを選択する選択器４１４に格納データ
を与えるもので構成してもよい。
サ１１３の出力マッチデータをプラス１するインクリメ
ンタ２００の出力データを格納し、シーケンサ１１３へ
ロードするデータを選択する選択器４１４に格納データ
を与えるもので構成してもよい。
【００１７】また、上記の禁止ゲート５００はタイミン
グ発生器６からのマッチリスタート信号を１入力端に印
加し、他の入力端に当該マッチ信号を印加し、出力をイ
ニシャルクロック発生部１６１に与えるアンドゲート
（５００）で構成してもよい。
グ発生器６からのマッチリスタート信号を１入力端に印
加し、他の入力端に当該マッチ信号を印加し、出力をイ
ニシャルクロック発生部１６１に与えるアンドゲート
（５００）で構成してもよい。
【００１８】
【作用】この発明によれば、シーケンス制御部１１で
は、マッチ命令を実行すると、その時のシーケンサ１１
３の出力値プラス１のデータをセーブレジスタ３００に
格納する。つぎに、シーケンサ１１３はマッチがとれな
いものとしてマッチ命令のループ、すなわちプログラム
とベリファイを繰り返し実行する。つぎに、パターン発
生器内のパイプライン段数後にベリファイが行われる。
その結果がアンマッチの時は、マッチ信号が”０”であ
るため、アンドゲート５００により、タイミング発生器
６からのマッチリスタート信号が禁止されるので、スタ
ート／ストップコントロール部１６からイニシャルクロ
ックが発生されることはない。つぎに、マッチの結果が
パスの時は、マッチリスタート信号とマッチ信号とのア
ンドがアンドゲート５００でとられ、スタート／ストッ
プコントロール部１６でイニシャルクロックが発生し、
パイプラインの中を詰め直す。次に、シーケンス制御部
１１では、マッチ信号が”１”の時に、セーブレジスタ
３００に格納したデータを選択器４１４を経由してシー
ケンサ１１３にロードして、マッチ命令のループから抜
けて次の命令を実行する。
は、マッチ命令を実行すると、その時のシーケンサ１１
３の出力値プラス１のデータをセーブレジスタ３００に
格納する。つぎに、シーケンサ１１３はマッチがとれな
いものとしてマッチ命令のループ、すなわちプログラム
とベリファイを繰り返し実行する。つぎに、パターン発
生器内のパイプライン段数後にベリファイが行われる。
その結果がアンマッチの時は、マッチ信号が”０”であ
るため、アンドゲート５００により、タイミング発生器
６からのマッチリスタート信号が禁止されるので、スタ
ート／ストップコントロール部１６からイニシャルクロ
ックが発生されることはない。つぎに、マッチの結果が
パスの時は、マッチリスタート信号とマッチ信号とのア
ンドがアンドゲート５００でとられ、スタート／ストッ
プコントロール部１６でイニシャルクロックが発生し、
パイプラインの中を詰め直す。次に、シーケンス制御部
１１では、マッチ信号が”１”の時に、セーブレジスタ
３００に格納したデータを選択器４１４を経由してシー
ケンサ１１３にロードして、マッチ命令のループから抜
けて次の命令を実行する。
【００１９】このように、マッチがとれなかった時に
は、パイプラインのイニシャライズを行わずパターン発
生器動作クロックは１回発生する。そして、マッチがと
れた時にのみパイプラインのイニシャライズを行う。こ
のため、、従来と比べ試験時間の高速化が可能となる。
は、パイプラインのイニシャライズを行わずパターン発
生器動作クロックは１回発生する。そして、マッチがと
れた時にのみパイプラインのイニシャライズを行う。こ
のため、、従来と比べ試験時間の高速化が可能となる。
【００２０】
【実施例】本発明の実施例について図面を参照して説明
する。
する。
【００２１】図１は本発明の実施例を示すパターン発生
器のブロック図である。図１に示すように、シーケンス
制御部１１に、マッチサイクルのシーケンサ１１３の出
力データをプラス１するインクリメンタ２００を設け
る。そして、当該インクリメンタ２００の出力データを
格納するセーブレジスタ３００を設ける。そして、当該
セーブレジスタ３００の出力データをシーケンサ１１３
にロードするための選択器４１４を設ける。
器のブロック図である。図１に示すように、シーケンス
制御部１１に、マッチサイクルのシーケンサ１１３の出
力データをプラス１するインクリメンタ２００を設け
る。そして、当該インクリメンタ２００の出力データを
格納するセーブレジスタ３００を設ける。そして、当該
セーブレジスタ３００の出力データをシーケンサ１１３
にロードするための選択器４１４を設ける。
【００２２】スタート／ストップコントロール部１６に
は、マッチ信号が”０”の時には、イニシャルクロック
発生部１６１からイニシャルクロックを発生させない禁
止ゲートを設ける。このため、タイミング発生器６から
のマッチリスタート信号を１入力端に印加し、他の入力
端にマッチ信号を印加するアンドゲート５００を設け
る。そして、そのアンドゲート５００の出力をイニシャ
ルクロック発生部１６１に与える。このように、本発明
によるパターン発生器を構成する。
は、マッチ信号が”０”の時には、イニシャルクロック
発生部１６１からイニシャルクロックを発生させない禁
止ゲートを設ける。このため、タイミング発生器６から
のマッチリスタート信号を１入力端に印加し、他の入力
端にマッチ信号を印加するアンドゲート５００を設け
る。そして、そのアンドゲート５００の出力をイニシャ
ルクロック発生部１６１に与える。このように、本発明
によるパターン発生器を構成する。
【００２３】動作は次の通りである。 （１）シーケンス制御部１１では、マッチ命令を実行す
ると、その時のシーケンサ１１３の出力値プラス１のデ
ータをセーブレジスタ３００に格納する。このプラス１
のアドレスは、マッチ信号が１の時の分岐先を示すもの
である。 （２）シーケンサ１１３はマッチがとれないものとして
マッチ命令のループ、すなわちプログラムとベリファイ
を繰り返し実行する。従って、従来の様に、パターン発
生器内のパイプライン段数後に行われるベリファイの結
果を待つことはしない。 （３）パターン発生器内のパイプライン段数後にベリフ
ァイが行われる。その結果がアンマッチの時は、マッチ
信号が”０”であるため、アンドゲート５００により、
タイミング発生器６からのマッチリスタート信号が禁止
されるので、スタート／ストップコントロール部１６か
らイニシャルクロックが発生されることはない。従っ
て、その次の命令をそのまま実行する。この場合、シー
ケンサはホールドしていないので、パイプラインの中に
はマッチがとれないときの命令が詰まっている。 （４）マッチの結果がパスの時は、マッチリスタート信
号とマッチ信号とのアンドがアンドゲート５００でとら
れ、スタート／ストップコントロール部１６でイニシャ
ルクロックが発生し、パイプラインの中を詰め直す。 （５）シーケンス制御部１１では、マッチ信号が”１”
の時に、セーブレジスタ３００に格納したデータを選択
器４１４を経由してシーケンサ１１３にロードして、マ
ッチ命令のループから抜けて次の命令を実行する。
ると、その時のシーケンサ１１３の出力値プラス１のデ
ータをセーブレジスタ３００に格納する。このプラス１
のアドレスは、マッチ信号が１の時の分岐先を示すもの
である。 （２）シーケンサ１１３はマッチがとれないものとして
マッチ命令のループ、すなわちプログラムとベリファイ
を繰り返し実行する。従って、従来の様に、パターン発
生器内のパイプライン段数後に行われるベリファイの結
果を待つことはしない。 （３）パターン発生器内のパイプライン段数後にベリフ
ァイが行われる。その結果がアンマッチの時は、マッチ
信号が”０”であるため、アンドゲート５００により、
タイミング発生器６からのマッチリスタート信号が禁止
されるので、スタート／ストップコントロール部１６か
らイニシャルクロックが発生されることはない。従っ
て、その次の命令をそのまま実行する。この場合、シー
ケンサはホールドしていないので、パイプラインの中に
はマッチがとれないときの命令が詰まっている。 （４）マッチの結果がパスの時は、マッチリスタート信
号とマッチ信号とのアンドがアンドゲート５００でとら
れ、スタート／ストップコントロール部１６でイニシャ
ルクロックが発生し、パイプラインの中を詰め直す。 （５）シーケンス制御部１１では、マッチ信号が”１”
の時に、セーブレジスタ３００に格納したデータを選択
器４１４を経由してシーケンサ１１３にロードして、マ
ッチ命令のループから抜けて次の命令を実行する。
【００２４】図２に、本発明によるタイミングチャート
を示す。本発明によれば、フラッシュメモリ等の試験に
おいて、マッチがとれなかった時には、パイプラインの
イニシャライズを行わずパターン発生器動作クロックは
１回発生する。そして、マッチがとれた時にのみパイプ
ラインのイニシャライズを行う。このため、従来と比べ
試験時間の高速化が可能となる。
を示す。本発明によれば、フラッシュメモリ等の試験に
おいて、マッチがとれなかった時には、パイプラインの
イニシャライズを行わずパターン発生器動作クロックは
１回発生する。そして、マッチがとれた時にのみパイプ
ラインのイニシャライズを行う。このため、従来と比べ
試験時間の高速化が可能となる。
【００２５】
【発明の効果】以上説明したように本発明は構成されて
いるので、次に記載する効果を奏する。フラッシュメモ
リの様に、書き込みや消去に複数回の動作が必要で、か
つ、その回数が一定でなく、テストフローの変動する被
測定デバイスを高速に試験することのできる高速パター
ン発生器を提供できた。
いるので、次に記載する効果を奏する。フラッシュメモ
リの様に、書き込みや消去に複数回の動作が必要で、か
つ、その回数が一定でなく、テストフローの変動する被
測定デバイスを高速に試験することのできる高速パター
ン発生器を提供できた。
【図１】本発明の実施例を示すパターン発生器のブロッ
ク図である。
ク図である。
【図２】本発明によるタイミングチャートを示す。
【図３】従来のパターン発生器によるタイミングチャー
トを示す。
トを示す。
【図４】被測定デバイスの良否を試験する半導体試験装
置の構成例を示す。
置の構成例を示す。
【図５】従来のパターン発生器のブロック図を示す。
【図６】アドレス発生部１３のブロック図を示す。
【図７】パイプライン構造による演算の分割例を示す。
【図８】フラッシュメモリ試験の、アドレスをシーケン
シャルにライト／リードする場合のフローチャートを示
す。
シャルにライト／リードする場合のフローチャートを示
す。
１ パターン発生器 ２ 波形整形器 ３ 被測定メモリ ４ 論理比較器 ５ フェイルメモリ ６ タイミング発生器 １１ シーケンス制御部 １２ 演算制御メモリ １３ アドレス発生部 １４ データ発生部 １５ コントロール信号発生部 １６ スタート／ストップコントロール部 １１１ シーケンス制御メモリ １１２ デコード部 １１３ シーケンサ １１４、４１４ 選択器 １１５ レジスタ １６１ イニシャルクロック発生部 ２００ インクリメンタ ３００ セーブレジスタ ５００ アンドゲート
Claims (3)
- 【請求項１】 被測定デバイスを試験するパターン発生
器において、 演算制御メモリ（１２）へのデータを出力するシーケン
ス制御部（１１）に、論理比較器（４）からのマッチ信
号に応じて分岐する分岐先データを格納するセーブレジ
スタ（３００）を設け、 当該マッチ信号に応じて、イニシャルクロック発生部
（１６１）からイニシャルクロックを発生させない禁止
ゲート（５００）を設け、 上記構成を具備したことを特徴とする高速パターン発生
器。 - 【請求項２】 セーブレジスタ（３００）は、 シーケンサ（１１３）の出力マッチデータをプラス１す
るインクリメンタ（２００）の出力データを格納し、 シーケンサ（１１３）へロードするデータを選択する選
択器（４１４）に格納データを与えるセーブレジスタ
（３００）である、 請求項１記載の高速パターン発生器。 - 【請求項３】 禁止ゲート（５００）は、 タイミング発生器（６）からのマッチリスタート信号を
１入力端に印加し、他の入力端に当該マッチ信号を印加
し、 出力をイニシャルクロック発生部（１６１）に与えるア
ンドゲート（５００）である、 請求項１又は２記載の高速パターン発生器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811294A JP3481689B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体試験装置 |
| KR1019950025103A KR100191143B1 (ko) | 1994-08-19 | 1995-08-16 | 고속패턴 발생기 |
| US08/515,716 US5673271A (en) | 1994-08-19 | 1995-08-16 | High speed pattern generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811294A JP3481689B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862301A true JPH0862301A (ja) | 1996-03-08 |
| JP3481689B2 JP3481689B2 (ja) | 2003-12-22 |
Family
ID=16714823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21811294A Expired - Fee Related JP3481689B2 (ja) | 1994-08-19 | 1994-08-19 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481689B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004070404A1 (ja) * | 2003-02-04 | 2004-08-19 | Advantest Corporation | 試験装置 |
| EP1101158A4 (en) * | 1998-07-30 | 2004-11-03 | Credence Systems Corp | ALGORITHMIC GENERATOR OF LOGICAL COMBINATIONS |
| US7834642B2 (en) | 2005-04-28 | 2010-11-16 | Advantest Corporation | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT |
-
1994
- 1994-08-19 JP JP21811294A patent/JP3481689B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1101158A4 (en) * | 1998-07-30 | 2004-11-03 | Credence Systems Corp | ALGORITHMIC GENERATOR OF LOGICAL COMBINATIONS |
| WO2004070404A1 (ja) * | 2003-02-04 | 2004-08-19 | Advantest Corporation | 試験装置 |
| US7359822B2 (en) | 2003-02-04 | 2008-04-15 | Advantest Corporation | Testing device |
| US7834642B2 (en) | 2005-04-28 | 2010-11-16 | Advantest Corporation | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3481689B2 (ja) | 2003-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402081A (en) | Semiconductor memory test pattern generating apparatus | |
| KR100191143B1 (ko) | 고속패턴 발생기 | |
| EP0805460B1 (en) | Integrated circuit having a built-in selft-test arrangement | |
| JP3605150B2 (ja) | アドレスパターン発生器 | |
| US5633877A (en) | Programmable built-in self test method and controller for arrays | |
| WO2002075336A9 (en) | Test system algorithmic program generators | |
| US6286120B1 (en) | Memory architecture for automatic test equipment using vector module table | |
| JPH10125095A (ja) | 半導体メモリ試験装置 | |
| KR0185475B1 (ko) | 사이클 지연용 패턴 발생기 | |
| JPWO2002093583A1 (ja) | 半導体メモリ試験装置及び不良解析用アドレス発生方法 | |
| JPH10228799A (ja) | 柔軟性のあるｚレジスタプログラミングを有するメモリテスタａｐｇ | |
| JP2602997B2 (ja) | パターン発生器 | |
| JP3481689B2 (ja) | 半導体試験装置 | |
| JPH0862303A (ja) | 高速パターン発生器 | |
| JP2002071766A (ja) | 半導体試験装置 | |
| US6996755B2 (en) | Squence control circuit | |
| EP0142562B1 (en) | Pipeline system for microprogram control unit | |
| JPH0894724A (ja) | Ｌｓｉ試験装置用パターン発生器 | |
| JPH08327703A (ja) | ベクトル・モジュール・テーブルを用いる自動テスト装置のためのメモリ・アーキテクチャ | |
| KR100238933B1 (ko) | 시험 패턴 발생기 | |
| JPH0477825A (ja) | 制御装置 | |
| KR100220201B1 (ko) | 패턴 발생 회로 | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JPH0575985B2 (ja) | ||
| JPH07209389A (ja) | 高速パターン発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030909 |
|
| LAPS | Cancellation because of no payment of annual fees |