JPH0870227A - シグナルコンディショナー - Google Patents
シグナルコンディショナーInfo
- Publication number
- JPH0870227A JPH0870227A JP20399194A JP20399194A JPH0870227A JP H0870227 A JPH0870227 A JP H0870227A JP 20399194 A JP20399194 A JP 20399194A JP 20399194 A JP20399194 A JP 20399194A JP H0870227 A JPH0870227 A JP H0870227A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract 2
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 ゲインやオフセット等のパラメータを外部か
ら設定し、出力がシリアルディジタル形式のシグナルコ
ンディショナーにおいて、外部装置との配線の本数を従
来のものより低減する。 【構成】 クロック信号有無判定部４によりクロック信
号の有無を割込み入力部２を通してＣＰＵ１へ知らせ
る。ＣＰＵが処理し、クロックの有無により出力部３を
通してセレクタ７を切り換える。クロックがない場合は
外部からの入力ラインを入力バッファ５とセレクタ７を
通してパラメータデータ入出力部８へ接続する。パラメ
ータデータ入出力部８からの出力はセレクタ７を通し、
更に出力バッファ６を通して出力ラインへ接続する。ク
ロックがある場合は、外部からの入力ラインは入力バッ
ファ５を通り、セレクタ７を通ってからデータサンプル
コマンド処理部９へ接続する。データ出力部１２からの
データはセレクタ７を通し、更に出力バッファ６を通し
て出力ラインへ接続する。
ら設定し、出力がシリアルディジタル形式のシグナルコ
ンディショナーにおいて、外部装置との配線の本数を従
来のものより低減する。 【構成】 クロック信号有無判定部４によりクロック信
号の有無を割込み入力部２を通してＣＰＵ１へ知らせ
る。ＣＰＵが処理し、クロックの有無により出力部３を
通してセレクタ７を切り換える。クロックがない場合は
外部からの入力ラインを入力バッファ５とセレクタ７を
通してパラメータデータ入出力部８へ接続する。パラメ
ータデータ入出力部８からの出力はセレクタ７を通し、
更に出力バッファ６を通して出力ラインへ接続する。ク
ロックがある場合は、外部からの入力ラインは入力バッ
ファ５を通り、セレクタ７を通ってからデータサンプル
コマンド処理部９へ接続する。データ出力部１２からの
データはセレクタ７を通し、更に出力バッファ６を通し
て出力ラインへ接続する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のアナログ信号を
取り込み、ディジタル信号に変換し、シリアルデータと
して出力するシグナルコンディショナーに関し、特にゲ
インやオフセット等のパラメータを外部より設定できる
シグナルコンディショナーに関する。
取り込み、ディジタル信号に変換し、シリアルデータと
して出力するシグナルコンディショナーに関し、特にゲ
インやオフセット等のパラメータを外部より設定できる
シグナルコンディショナーに関する。
【０００２】
【従来の技術】従来、この種のシグナルコンディショナ
ーは、例えば特開昭５６−１０７６１３号の回路のごと
く、パラメータ設定用のライン（信号線）とデータの出
力ラインとの両方のラインを持っていた。
ーは、例えば特開昭５６−１０７６１３号の回路のごと
く、パラメータ設定用のライン（信号線）とデータの出
力ラインとの両方のラインを持っていた。
【０００３】
【発明が解決しようとする課題】パラメータ設定用のラ
インとデータ出力ラインの両方のラインを備える従来の
シグナルコンディショナーでは、外部装置との接続ライ
ンの本数が多く、構成が複雑であった。そこで本発明の
目的は、ゲインやオフセット等のパラメータを外部から
設定でき、しかも外部装置との配線の本数の少ないシグ
ナルコンディショナーの提供にある。
インとデータ出力ラインの両方のラインを備える従来の
シグナルコンディショナーでは、外部装置との接続ライ
ンの本数が多く、構成が複雑であった。そこで本発明の
目的は、ゲインやオフセット等のパラメータを外部から
設定でき、しかも外部装置との配線の本数の少ないシグ
ナルコンディショナーの提供にある。
【０００４】
【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。
めに本発明は次の手段を提供する。
【０００５】クロック信号ラインに接続され、該クロ
ック信号ラインにクロック信号の入力があるときを運用
モードと判定し、該クロック信号ラインにクロック信号
の入力がないときを設定モードと判定するモード判定手
段と、入力されたゲイン、オフセット等のパラメータを
記憶すると共に、該パラメータを出力するパラメータデ
ータ入出力手段と、入力されるたアナログ信号に前記パ
ラメータにしたがった増幅、オフセット変更その他の処
理を施す信号処理手段と、前記信号処理手段で施す信号
処理のためのデータサンプルコマンド信号その他のコマ
ンド信号を受け、前記信号処理手段に適合する信号に変
換して該信号処理手段へ供給するコマンド処理手段と、
入力ラインからの信号を受ける入力バッファと、出力ラ
インへ送る信号を受ける出力バッファと、前記モード判
定手段で判定されたモードにしたがって、前記パラメー
タデータ入出力手段または前記コマンド処理手段の内の
一方を選択して前記入力バッファの出力を接続する共
に、前記パラメータデータ入出力手段の出力または前記
信号処理手段の出力の内の一方を選択して前記出力バッ
ファへ接続するセレクタとを備えてなり、前記セレクタ
は、前記前記モード判定手段で判定されたモードが前記
設定モードのときは、前記パラメータデータ入出力手段
を選択し、前記前記モード判定手段で判定されたモード
が前記運用モードのときは、前記コマンド処理手段およ
び信号処理手段を選択することを特徴とするシグナルコ
ンディショナー。
ック信号ラインにクロック信号の入力があるときを運用
モードと判定し、該クロック信号ラインにクロック信号
の入力がないときを設定モードと判定するモード判定手
段と、入力されたゲイン、オフセット等のパラメータを
記憶すると共に、該パラメータを出力するパラメータデ
ータ入出力手段と、入力されるたアナログ信号に前記パ
ラメータにしたがった増幅、オフセット変更その他の処
理を施す信号処理手段と、前記信号処理手段で施す信号
処理のためのデータサンプルコマンド信号その他のコマ
ンド信号を受け、前記信号処理手段に適合する信号に変
換して該信号処理手段へ供給するコマンド処理手段と、
入力ラインからの信号を受ける入力バッファと、出力ラ
インへ送る信号を受ける出力バッファと、前記モード判
定手段で判定されたモードにしたがって、前記パラメー
タデータ入出力手段または前記コマンド処理手段の内の
一方を選択して前記入力バッファの出力を接続する共
に、前記パラメータデータ入出力手段の出力または前記
信号処理手段の出力の内の一方を選択して前記出力バッ
ファへ接続するセレクタとを備えてなり、前記セレクタ
は、前記前記モード判定手段で判定されたモードが前記
設定モードのときは、前記パラメータデータ入出力手段
を選択し、前記前記モード判定手段で判定されたモード
が前記運用モードのときは、前記コマンド処理手段およ
び信号処理手段を選択することを特徴とするシグナルコ
ンディショナー。
【０００６】前記入力ラインへ入力される信号がパラ
メータデータ又はデータサンプルコマンドであることを
特徴とする上記に記載のシグナルコンディショナー。
メータデータ又はデータサンプルコマンドであることを
特徴とする上記に記載のシグナルコンディショナー。
【０００７】前記出力ラインから出力される信号がパ
ラメータデータ又は前記信号処理手段の出力信号である
ことを特徴とする上記又はに記載のシグナルコンデ
ィショナー。
ラメータデータ又は前記信号処理手段の出力信号である
ことを特徴とする上記又はに記載のシグナルコンデ
ィショナー。
【０００８】前記信号処理手段が、複数のアナログ信
号を受け、該複数のアナログ信号を前記データサンプル
コマンドのタイミングでサンプリングするマルチプレク
サと、このマルチプレクサの出力をディジタル信号に変
換するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出
力を前記セレクタへ接続するデータ出力部とでなること
を特徴とする上記，又はに記載のシグナルコンデ
ィショナー。
号を受け、該複数のアナログ信号を前記データサンプル
コマンドのタイミングでサンプリングするマルチプレク
サと、このマルチプレクサの出力をディジタル信号に変
換するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出
力を前記セレクタへ接続するデータ出力部とでなること
を特徴とする上記，又はに記載のシグナルコンデ
ィショナー。
【０００９】ゲインやオフセット等のパラメータを外
部から設定し、出力がシリアルディジタル形式のシグナ
ルコンディショナーにおいて、全体を制御するＣＰＵ、
ＣＰＵへ割込信号を知らせる割込入力部、ＣＰＵからの
データを出力する出力部、クロック信号の有無を判定す
るクロック信号有無判定部、外部装置からの信号を受け
取る入力バッファ、外部装置データを出力する出力バッ
ファ、ラインを切り換えるセレクタ、ゲインやオフセッ
ト等のパラメータデータを入出力するパラメータデータ
入出力部、アナログ信号データをサンプルするコマンド
を処理するデータサンプルコマンド処理部、アナログ信
号を切り換えるマルチプレクサ、アナログ信号をディジ
タルデータへ変換するＡ／Ｄコンバータ、Ａ／Ｄコンバ
ータ出力をシリアルディジタル形式のデータへ変換する
データ出力部を備えることを特徴とするシグナルコンデ
ィショナー。
部から設定し、出力がシリアルディジタル形式のシグナ
ルコンディショナーにおいて、全体を制御するＣＰＵ、
ＣＰＵへ割込信号を知らせる割込入力部、ＣＰＵからの
データを出力する出力部、クロック信号の有無を判定す
るクロック信号有無判定部、外部装置からの信号を受け
取る入力バッファ、外部装置データを出力する出力バッ
ファ、ラインを切り換えるセレクタ、ゲインやオフセッ
ト等のパラメータデータを入出力するパラメータデータ
入出力部、アナログ信号データをサンプルするコマンド
を処理するデータサンプルコマンド処理部、アナログ信
号を切り換えるマルチプレクサ、アナログ信号をディジ
タルデータへ変換するＡ／Ｄコンバータ、Ａ／Ｄコンバ
ータ出力をシリアルディジタル形式のデータへ変換する
データ出力部を備えることを特徴とするシグナルコンデ
ィショナー。
【００１０】
【作用】本発明では、クロック信号の有無により運用モ
ードか又は設定モードかの判定をしている。そして、運
用モードか又は設定モードかに応じてセレクタにおける
入力および出力の選択をする。運用モードであれば、入
力ラインにはデータサンプルコマンド等のデータコマン
ド信号が入力されるので、入力ラインをコマンド処理手
段へ接続する。また、設定モードであれば、入力ライン
にはゲイン、オフセット等のパラメータデータが入力さ
れるので、入力ラインをパラメータデータ入出力手段へ
接続する。このように、本発明では、入力ラインを運用
モードと設定モードとに共用するので、従来のシグナル
コンディショナーにおけるよりも、入力ラインの数が少
なくて足りる。出力ラインについても同様である。
ードか又は設定モードかの判定をしている。そして、運
用モードか又は設定モードかに応じてセレクタにおける
入力および出力の選択をする。運用モードであれば、入
力ラインにはデータサンプルコマンド等のデータコマン
ド信号が入力されるので、入力ラインをコマンド処理手
段へ接続する。また、設定モードであれば、入力ライン
にはゲイン、オフセット等のパラメータデータが入力さ
れるので、入力ラインをパラメータデータ入出力手段へ
接続する。このように、本発明では、入力ラインを運用
モードと設定モードとに共用するので、従来のシグナル
コンディショナーにおけるよりも、入力ラインの数が少
なくて足りる。出力ラインについても同様である。
【００１１】
【実施例】本発明について、図面を参照して具体的に説
明する。図１は本発明の一実施例を示すブロック回路図
である。クロック信号有無判定部４は、クロック入力ラ
イン２０１からクロック信号が入力されているか否かを
判定する。割込入力部２は、クロック信号有無判定部４
から判定の結果であるクロック信号の有無の情報をＣＰ
Ｕ１へ送る。クロック信号有無情報を受けたＣＰＵ１
は、クロックの有無により出力部３を通してセレクタ７
を切り換える。クロックがある場合とない場合とでセレ
クタ７の接続が異なり、それぞれの場合における図１の
実施例の作動は以下のとおりである。
明する。図１は本発明の一実施例を示すブロック回路図
である。クロック信号有無判定部４は、クロック入力ラ
イン２０１からクロック信号が入力されているか否かを
判定する。割込入力部２は、クロック信号有無判定部４
から判定の結果であるクロック信号の有無の情報をＣＰ
Ｕ１へ送る。クロック信号有無情報を受けたＣＰＵ１
は、クロックの有無により出力部３を通してセレクタ７
を切り換える。クロックがある場合とない場合とでセレ
クタ７の接続が異なり、それぞれの場合における図１の
実施例の作動は以下のとおりである。
【００１２】クロックがない場合は、外部からの入力ラ
イン３０１を入力バッファ５とセレクタ７を通してパラ
メータデータ入力部８へ接続する。またパラメータデー
タ入出力部８からの出力はセレクタ７及び出力バッファ
６を通して出力ライン４０１へ接続する。
イン３０１を入力バッファ５とセレクタ７を通してパラ
メータデータ入力部８へ接続する。またパラメータデー
タ入出力部８からの出力はセレクタ７及び出力バッファ
６を通して出力ライン４０１へ接続する。
【００１３】クロックがある場合は、外部からの入力ラ
イン３０１は入力バッファ５を通り、さらにセレクタ７
を通ってからデータサンプルコマンド処理部９へ接続す
る。また、データ出力部１２からのデータはセレクタ７
を通し、さらに出力バッファ６を通して出力ライン４０
１へ接続する。データサンプルコマンド処理部９は、セ
レクタ７からデータサンプルコマンド信号を受けると、
そのデータサンプルコマンド信号に応じてマルチプレク
サ１０及びＡ／Ｄコンバータ１１を制御する。マルチプ
レクサ１０は、データサンプルコマンド処理部９からサ
ンプル信号を受け、アナログ入力ライン１０１〜１０４
からのアナログ信号を順次にサンプルして、Ａ／Ｄコン
バータ１１へ送る。
イン３０１は入力バッファ５を通り、さらにセレクタ７
を通ってからデータサンプルコマンド処理部９へ接続す
る。また、データ出力部１２からのデータはセレクタ７
を通し、さらに出力バッファ６を通して出力ライン４０
１へ接続する。データサンプルコマンド処理部９は、セ
レクタ７からデータサンプルコマンド信号を受けると、
そのデータサンプルコマンド信号に応じてマルチプレク
サ１０及びＡ／Ｄコンバータ１１を制御する。マルチプ
レクサ１０は、データサンプルコマンド処理部９からサ
ンプル信号を受け、アナログ入力ライン１０１〜１０４
からのアナログ信号を順次にサンプルして、Ａ／Ｄコン
バータ１１へ送る。
【００１４】クロックがない場合は、本シグナルコンデ
ィショナーのゲインやオフセット等のパラメータを設定
するモードとなり、パラメータデータは入力ライン３０
１から入力され、パラメータデータを読み出す場合は出
力ライン４０１から出力される。クロックがある場合
は、本シグナルコンディショナーは、アナログの計測デ
ータ（アナログ入力ライン１０１〜１０４から入力され
るデータ）をマルチプレクサ１０で順次に取り込んで、
Ａ／Ｄコンバータ１１でディジタルに変換して、データ
出力部１２から出力する運用モードとなり、データサン
プルコマンド信号は入力ライン３０１から入力され、デ
ータは出力ライン４０１から出力れる。外部からのクロ
ック信号はクロック入力ライン２０１から入力される。
ィショナーのゲインやオフセット等のパラメータを設定
するモードとなり、パラメータデータは入力ライン３０
１から入力され、パラメータデータを読み出す場合は出
力ライン４０１から出力される。クロックがある場合
は、本シグナルコンディショナーは、アナログの計測デ
ータ（アナログ入力ライン１０１〜１０４から入力され
るデータ）をマルチプレクサ１０で順次に取り込んで、
Ａ／Ｄコンバータ１１でディジタルに変換して、データ
出力部１２から出力する運用モードとなり、データサン
プルコマンド信号は入力ライン３０１から入力され、デ
ータは出力ライン４０１から出力れる。外部からのクロ
ック信号はクロック入力ライン２０１から入力される。
【００１５】この実施例では、入力ライン３０１及び出
力ライン４０１を設定モード及び運用モードで共用して
いるので、外部装置との配線本数を従来のシグナルコン
ディショナーにおけるよりも低減できる。
力ライン４０１を設定モード及び運用モードで共用して
いるので、外部装置との配線本数を従来のシグナルコン
ディショナーにおけるよりも低減できる。
【００１６】
【発明の効果】本発明の採用により、以上に実施例を挙
げて詳しく説明したように、クロック信号の有無によ
り、データを出力する運用モードとパラメータを設定す
る設定モードとに切り換えることで、両方のモードで同
一の配線を使用するようにしたので、外部装置との接続
配線の本数を減らすことができる。
げて詳しく説明したように、クロック信号の有無によ
り、データを出力する運用モードとパラメータを設定す
る設定モードとに切り換えることで、両方のモードで同
一の配線を使用するようにしたので、外部装置との接続
配線の本数を減らすことができる。
【図１】本発明の一実施例を示すブロック回路図。
１：ＣＰＵ ２：割込入力部 ３：出力部 ４：クロック信号有無判定部 ５：入力バッファ ６：出力バッファ ７：セレクタ ８：パラメータデータ入出力部 ９：データサンプルコマンド処理部 １０：マルチプレクサ １１：Ａ／Ｄコンバータ １２：データ出力部 １０１：ＣＨ１アナログ入力ライン １０２：ＣＨ２アナログ入力ライン １０３：ＣＨ３アナログ入力ライン １０４：ＣＨ４アナログ入力ライン ２０１：クロック入力ライン ３０１：入力ライン ４０１：出力ライン イ：バスライン
Claims (5)
- 【請求項１】クロック信号ラインに接続され、該クロッ
ク信号ラインにクロック信号の入力があるときを運用モ
ードと判定し、該クロック信号ラインにクロック信号の
入力がないときを設定モードと判定するモード判定手段
と、 入力されたゲイン、オフセット等のパラメータを記憶す
ると共に、該パラメータを出力するパラメータデータ入
出力手段と、 入力されるたアナログ信号に前記パラメータにしたがっ
た増幅、オフセット変更その他の処理を施す信号処理手
段と、 前記信号処理手段で施す信号処理のためのデータサンプ
ルコマンド信号その他のコマンド信号を受け、前記信号
処理手段に適合する信号に変換して該信号処理手段へ供
給するコマンド処理手段と、 入力ラインからの信号を受ける入力バッファと、 出力ラインへ送る信号を受ける出力バッファと、 前記モード判定手段で判定されたモードにしたがって、
前記パラメータデータ入出力手段または前記コマンド処
理手段の内の一方を選択して前記入力バッファの出力を
接続する共に、前記パラメータデータ入出力手段の出力
または前記信号処理手段の出力の内の一方を選択して前
記出力バッファへ接続するセレクタとを備えてなり、 前記セレクタは、前記前記モード判定手段で判定された
モードが前記設定モードのときは、前記パラメータデー
タ入出力手段を選択し、前記前記モード判定手段で判定
されたモードが前記運用モードのときは、前記コマンド
処理手段および信号処理手段を選択することを特徴とす
るシグナルコンディショナー。 - 【請求項２】前記入力ラインへ入力される信号がパラメ
ータデータ又はデータサンプルコマンドであることを特
徴とする請求項１に記載のシグナルコンディショナー。 - 【請求項３】前記出力ラインから出力される信号がパラ
メータデータ又は前記信号処理手段の出力信号であるこ
とを特徴とする請求項１又は２に記載のシグナルコンデ
ィショナー。 - 【請求項４】前記信号処理手段が、複数のアナログ信号
を受け、該複数のアナログ信号を前記データサンプルコ
マンドのタイミングでサンプリングするマルチプレクサ
と、このマルチプレクサの出力をディジタル信号に変換
するＡ／Ｄコンバータと、このＡ／Ｄコンバータの出力
を前記セレクタへ接続するデータ出力部とでなることを
特徴とする請求項１，２又は３に記載のシグナルコンデ
ィショナー。 - 【請求項５】ゲインやオフセット等のパラメータを外部
から設定し、出力がシリアルディジタル形式のシグナル
コンディショナーにおいて、全体を制御するＣＰＵ、Ｃ
ＰＵへ割込信号を知らせる割込入力部、ＣＰＵからのデ
ータを出力する出力部、クロック信号の有無を判定する
クロック信号有無判定部、外部装置からの信号を受け取
る入力バッファ、外部装置へのデータを出力する出力バ
ッファ、ラインを切り換えるセレクタ、ゲインやオフセ
ット等のパラメータデータを入出力するパラメータデー
タ入出力部、アナログ信号データをサンプルするコマン
ドを処理するデータサンプルコマンド処理部、アナログ
信号を切り換えるマルチプレクサ、アナログ信号をディ
ジタルデータへ変換するＡ／Ｄコンバータ、Ａ／Ｄコン
バータ出力をシリアルディジタル形式のデータへ変換す
るデータ出力部を備えることを特徴とするシグナルコン
ディショナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203991A JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6203991A JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870227A true JPH0870227A (ja) | 1996-03-12 |
| JP2885082B2 JP2885082B2 (ja) | 1999-04-19 |
Family
ID=16482973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6203991A Expired - Lifetime JP2885082B2 (ja) | 1994-08-29 | 1994-08-29 | シグナルコンディショナー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885082B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111510A (ja) * | 1983-11-21 | 1985-06-18 | Mitsubishi Electric Corp | レベル設定回路 |
| JPS6183321U (ja) * | 1984-11-05 | 1986-06-02 | ||
| JPH02159807A (ja) * | 1988-12-13 | 1990-06-20 | Nec Corp | 受信レベル検出器 |
| JPH0334711A (ja) * | 1989-06-19 | 1991-02-14 | Raytheon Co | 高精度増幅器 |
-
1994
- 1994-08-29 JP JP6203991A patent/JP2885082B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111510A (ja) * | 1983-11-21 | 1985-06-18 | Mitsubishi Electric Corp | レベル設定回路 |
| JPS6183321U (ja) * | 1984-11-05 | 1986-06-02 | ||
| JPH02159807A (ja) * | 1988-12-13 | 1990-06-20 | Nec Corp | 受信レベル検出器 |
| JPH0334711A (ja) * | 1989-06-19 | 1991-02-14 | Raytheon Co | 高精度増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885082B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002949B1 (ko) | 데이터 처리 장치의 표시 데이타 출력 제어장치 | |
| JPH0870227A (ja) | シグナルコンディショナー | |
| JP2989938B2 (ja) | ディジタルシグナルプロセッサ | |
| US4264984A (en) | High-speed multiplexing of keyboard data inputs | |
| JP2003177859A (ja) | 操作キー入力制御装置 | |
| KR20010028503A (ko) | 자동 아날로그/디지털 변환회로 | |
| JP2000259559A (ja) | シリアルインタフェース回路 | |
| JPH0814783B2 (ja) | アナログ入出力装置 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| KR0125149Y1 (ko) | 전자교환기의 후크상태 탐지선 공유회로 | |
| JP2888199B2 (ja) | リモートシグナルコンデショナ | |
| JPH0896512A (ja) | Ｃｄプレーヤ | |
| US5463392A (en) | Signal processing device | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPS62173833A (ja) | フレ−ム同期回路 | |
| JPH0756505Y2 (ja) | オーディオ信号切り換え装置 | |
| JP2000111620A (ja) | Ｉｃテスタ | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| JP2003008941A (ja) | 集積回路 | |
| JPH0991164A (ja) | 処理装置の周辺回路及びそのテスト方法 | |
| JPH04294430A (ja) | マイクロコンピュータのデータモニタ装置 | |
| JPH10123179A (ja) | 増設メモリ回路方式 | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPS6171735A (ja) | アナログデ−タのデジタル伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990112 |