JPH088246A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JPH088246A JPH088246A JP13902894A JP13902894A JPH088246A JP H088246 A JPH088246 A JP H088246A JP 13902894 A JP13902894 A JP 13902894A JP 13902894 A JP13902894 A JP 13902894A JP H088246 A JPH088246 A JP H088246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal film
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 製造工程数を減少できる、大、小電流用配線
が混在するモノリシック半導体装置の金属配線形成方
法。 【構成】 基板表面に設けられたコンタクトホール内壁
又は絶縁膜上に、配線用の金属膜２１をＡｌで膜厚Ｈで
形成し膜上に第１レジストマスク２２を形成し、エッチ
ヤントを金属膜の露出部に接触させ、これを膜厚ｈ（ｈ
＜Ｈ）まで除去して第１配線上部を形成する。又第２レ
ジストマスク２３を金属膜上に形成し、エッチヤントを
金属膜の露出部に接触させ、該膜の露出部を除去し、膜
厚Ｈとｈを夫々有する第１、第２配線を形成する。
が混在するモノリシック半導体装置の金属配線形成方
法。 【構成】 基板表面に設けられたコンタクトホール内壁
又は絶縁膜上に、配線用の金属膜２１をＡｌで膜厚Ｈで
形成し膜上に第１レジストマスク２２を形成し、エッチ
ヤントを金属膜の露出部に接触させ、これを膜厚ｈ（ｈ
＜Ｈ）まで除去して第１配線上部を形成する。又第２レ
ジストマスク２３を金属膜上に形成し、エッチヤントを
金属膜の露出部に接触させ、該膜の露出部を除去し、膜
厚Ｈとｈを夫々有する第１、第２配線を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるア
ルミニウム、金、銅、鉄、ニッケル、白金等の金属又は
これらの合金からなる配線を形成する方法に関し、特に
１つの半導体装置の中に大電流用配線と小電流用配線が
混在するモノリシック半導体装置の金属配線形成方法に
関する。
ルミニウム、金、銅、鉄、ニッケル、白金等の金属又は
これらの合金からなる配線を形成する方法に関し、特に
１つの半導体装置の中に大電流用配線と小電流用配線が
混在するモノリシック半導体装置の金属配線形成方法に
関する。
【０００２】
【従来の技術】半導体装置の集積回路においてアルミニ
ウム等の金属配線は細く長く形成され、そのライン抵抗
がより低くなることが望まれている。そこで、従来の電
力容量の異なる２種類の配線の形成にはアルミニウムの
２層配線が行われている。かかる２層配線は、図１に示
すように行われている。
ウム等の金属配線は細く長く形成され、そのライン抵抗
がより低くなることが望まれている。そこで、従来の電
力容量の異なる２種類の配線の形成にはアルミニウムの
２層配線が行われている。かかる２層配線は、図１に示
すように行われている。
【０００３】まず、図１Ａに示すように、まず配線用の
アルミニウム膜３を、洗浄された基板１の表面に設けら
れたコンタクトホール内壁及び又は絶縁膜２上に小電流
用配線の膜厚ｈで形成する。その上にフォトレジスト膜
をその全面に形成する。次に図１Ｂに示すように、大電
流用配線及び小電流用配線のパターンを有するフォトマ
スク４を用いて露光及び現像し、フォトレジストマスク
５を、アルミニウム膜３上に形成する。
アルミニウム膜３を、洗浄された基板１の表面に設けら
れたコンタクトホール内壁及び又は絶縁膜２上に小電流
用配線の膜厚ｈで形成する。その上にフォトレジスト膜
をその全面に形成する。次に図１Ｂに示すように、大電
流用配線及び小電流用配線のパターンを有するフォトマ
スク４を用いて露光及び現像し、フォトレジストマスク
５を、アルミニウム膜３上に形成する。
【０００４】図１Ｃに示すように、フォトレジストマス
クに覆われていないアルミニウム膜３の露出部にエッチ
ャントを接触せしめ、該アルミニウム膜の露出部を除去
し、膜厚ｈの小電流用配線６及び大電流用配線下部７を
形成する。図１Ｄに示すように、小電流用配線６及び大
電流用配線下部７並びに下部絶縁膜２の上に、中間絶縁
膜８を一様に形成する。
クに覆われていないアルミニウム膜３の露出部にエッチ
ャントを接触せしめ、該アルミニウム膜の露出部を除去
し、膜厚ｈの小電流用配線６及び大電流用配線下部７を
形成する。図１Ｄに示すように、小電流用配線６及び大
電流用配線下部７並びに下部絶縁膜２の上に、中間絶縁
膜８を一様に形成する。
【０００５】図１Ｅに示すように、さらに中間絶縁膜８
を、中間絶縁膜のパターンを有するフォトマスク９を用
いて露光及び現像し、大電流用配線上部を形成するため
の開口を備えたフォトレジストマスク１０を中間絶縁膜
８上に形成する。図１Ｆに示すように、フォトレジスト
マスクに覆われていない中間絶縁膜８の露出部にエッチ
ャントを接触せしめ、該中間絶縁膜の露出部を除去し、
電流用配線上部を形成するための開口ｏを中間絶縁膜８
に形成する。
を、中間絶縁膜のパターンを有するフォトマスク９を用
いて露光及び現像し、大電流用配線上部を形成するため
の開口を備えたフォトレジストマスク１０を中間絶縁膜
８上に形成する。図１Ｆに示すように、フォトレジスト
マスクに覆われていない中間絶縁膜８の露出部にエッチ
ャントを接触せしめ、該中間絶縁膜の露出部を除去し、
電流用配線上部を形成するための開口ｏを中間絶縁膜８
に形成する。
【０００６】次に、図１Ｇに示すように、配線用の第２
のアルミニウム膜１１を、中間絶縁膜８及び露出した大
電流用配線下部７上に形成する。その後この第２のアル
ミニウム膜１１上にフォトレジストを一様に塗布し、ソ
フトベークをなしフォトレジスト膜を形成する。次に、
図１Ｈに示すように、フォトリソグラフィー法により、
大電流用配線パターンのフォトマスク１２を上記開口ｏ
に位置合わせしてフォトレジスト膜を露光し現像後ハー
ドベークをなし、非露光部分のフォトレジストマスク１
３を、アルミニウム膜上に形成する。
のアルミニウム膜１１を、中間絶縁膜８及び露出した大
電流用配線下部７上に形成する。その後この第２のアル
ミニウム膜１１上にフォトレジストを一様に塗布し、ソ
フトベークをなしフォトレジスト膜を形成する。次に、
図１Ｈに示すように、フォトリソグラフィー法により、
大電流用配線パターンのフォトマスク１２を上記開口ｏ
に位置合わせしてフォトレジスト膜を露光し現像後ハー
ドベークをなし、非露光部分のフォトレジストマスク１
３を、アルミニウム膜上に形成する。
【０００７】その後、図１Ｉに示すように、エッチャン
トを第２のアルミニウム膜の露出部に接触せしめ、該露
出部を除去するエッチング処理で、フォトレジストマス
クに覆われていないアルミニウム膜部分を除去し大電流
用配線上部１４を形成する。このようにして、大電流用
配線上部１４及び大電流用配線下部７からなる大電流用
配線６ａを形成する。
トを第２のアルミニウム膜の露出部に接触せしめ、該露
出部を除去するエッチング処理で、フォトレジストマス
クに覆われていないアルミニウム膜部分を除去し大電流
用配線上部１４を形成する。このようにして、大電流用
配線上部１４及び大電流用配線下部７からなる大電流用
配線６ａを形成する。
【０００８】最後に、図１Ｊに示すように、小電流用配
線６及び大電流用配線６ａの上にパッシベーション膜１
５を形成して大電流用配線と小電流用配線が混在するモ
ノリシック半導体装置が得られる。
線６及び大電流用配線６ａの上にパッシベーション膜１
５を形成して大電流用配線と小電流用配線が混在するモ
ノリシック半導体装置が得られる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の金属配線形成方法においては、製造工程が長く製造
コストがかかる。保護膜として中間絶縁膜及び最終パッ
シベーションを用いるため保護膜の膜厚が厚くなる。保
護膜への内部ストレスが増えてクラック等の原因とな
る。第１及び第２アルミニウム膜間（大電流用配線の上
下部）の界面でのコンタクトが不安定となる。これを安
定とするために洗浄が必要である。中間絶縁層の形成時
に４５０度程度の加熱工程により基板及び第１アルミニ
ウム膜間（基板と大電流用配線の下部及び小電流用配線
と間）の界面コンタクト抵抗が増大する。などの問題が
多い。
来の金属配線形成方法においては、製造工程が長く製造
コストがかかる。保護膜として中間絶縁膜及び最終パッ
シベーションを用いるため保護膜の膜厚が厚くなる。保
護膜への内部ストレスが増えてクラック等の原因とな
る。第１及び第２アルミニウム膜間（大電流用配線の上
下部）の界面でのコンタクトが不安定となる。これを安
定とするために洗浄が必要である。中間絶縁層の形成時
に４５０度程度の加熱工程により基板及び第１アルミニ
ウム膜間（基板と大電流用配線の下部及び小電流用配線
と間）の界面コンタクト抵抗が増大する。などの問題が
多い。
【００１０】そこで、本発明の目的は、上記問題点に鑑
みなされたもので、工程数を減少させた金属配線形成方
法を提供することにある。
みなされたもので、工程数を減少させた金属配線形成方
法を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の金
属配線形成方法は、配線用の金属膜を、基板表面に設け
られたコンタクトホール内壁及び又は絶縁膜上に第１膜
厚で形成する工程と、第１配線パターンを有しかつ前記
金属膜を部分的に露出せしめる第１フォトレジストマス
クを、前記金属膜上に形成する工程と、エッチャントを
前記金属膜の露出部に接触せしめ、該金属膜の露出部を
前記第１膜厚より薄い第２膜厚まで除去し、第１配線上
部を形成する工程と、前記第１配線上部の側壁まで覆う
第１配線パターン及び第２配線パターンを有しかつ前記
第２膜厚の金属膜を露出せしめる第２フォトレジストマ
スクを、前記金属膜上に形成する工程と、エッチャント
を前記金属膜の露出部に接触せしめ、該金属膜の露出部
を除去し、前記第１膜厚を有する第１配線及び前記第２
膜厚を有する第２配線を形成する工程とを含むことを特
徴とする。
属配線形成方法は、配線用の金属膜を、基板表面に設け
られたコンタクトホール内壁及び又は絶縁膜上に第１膜
厚で形成する工程と、第１配線パターンを有しかつ前記
金属膜を部分的に露出せしめる第１フォトレジストマス
クを、前記金属膜上に形成する工程と、エッチャントを
前記金属膜の露出部に接触せしめ、該金属膜の露出部を
前記第１膜厚より薄い第２膜厚まで除去し、第１配線上
部を形成する工程と、前記第１配線上部の側壁まで覆う
第１配線パターン及び第２配線パターンを有しかつ前記
第２膜厚の金属膜を露出せしめる第２フォトレジストマ
スクを、前記金属膜上に形成する工程と、エッチャント
を前記金属膜の露出部に接触せしめ、該金属膜の露出部
を除去し、前記第１膜厚を有する第１配線及び前記第２
膜厚を有する第２配線を形成する工程とを含むことを特
徴とする。
【００１２】
【作用】本発明の金属配線形成方法によれば、大電流用
配線と小電流用配線が混在するモノリシック半導体の製
造工程の工程数を減少させることができる。
配線と小電流用配線が混在するモノリシック半導体の製
造工程の工程数を減少させることができる。
【００１３】
【実施例】以下に本発明による実施例を図を参照しつつ
説明する。図２に本実施例による金属配線の形成工程に
おける基板及びその上に形成される各層の概略断面図を
示す。大電流用配線（数アンペアから数百ミリアンペア
のオーダー）と小電流用配線（数マイクロアンペアまで
のオーダー）が混在するモノリシック半導体装置につい
て説明する。
説明する。図２に本実施例による金属配線の形成工程に
おける基板及びその上に形成される各層の概略断面図を
示す。大電流用配線（数アンペアから数百ミリアンペア
のオーダー）と小電流用配線（数マイクロアンペアまで
のオーダー）が混在するモノリシック半導体装置につい
て説明する。
【００１４】まず、所定拡散層による素子を形成しシリ
コン基板１の表面にＳｉＯ2の下部絶縁層２を形成し、
その上にシリコン窒化膜３を例えばスパッタ法又はアク
ティブスパッタ法により膜厚３００ナノメートルで全面
に形成する。ここで、酸化防止膜としてシリコン窒化膜
２０を用いているが、これを用いずに下部絶縁層２だけ
を形成してもよい。また、所定素子に配線するためのコ
ンタクトホールをこの段階で形成し、その後、洗浄す
る。
コン基板１の表面にＳｉＯ2の下部絶縁層２を形成し、
その上にシリコン窒化膜３を例えばスパッタ法又はアク
ティブスパッタ法により膜厚３００ナノメートルで全面
に形成する。ここで、酸化防止膜としてシリコン窒化膜
２０を用いているが、これを用いずに下部絶縁層２だけ
を形成してもよい。また、所定素子に配線するためのコ
ンタクトホールをこの段階で形成し、その後、洗浄す
る。
【００１５】次に、図２Ａに示すように、シリコン窒化
膜２０上に配線用の金属膜としてアルミニウム膜２１を
膜厚Ｈ＝３マイクロメートルで形成する。ここで金属膜
としてアルミニウム膜２１を用いているが金、銀、銅、
鉄、ニッケル、白金、亜鉛等又はこれらの合金例えばＡ
ｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉの膜を
用いてもよい。ここで成膜ではスパッタ法又はアクティ
ブスパッタ法により順に形成しているが、ＣＶＤ等の他
の方法によって形成してもよい。このように、配線用の
アルミニウム膜を、洗浄された基板表面に設けられたコ
ンタクトホール内壁及び又は絶縁膜或いは酸化防止膜上
に第１膜厚で形成する。
膜２０上に配線用の金属膜としてアルミニウム膜２１を
膜厚Ｈ＝３マイクロメートルで形成する。ここで金属膜
としてアルミニウム膜２１を用いているが金、銀、銅、
鉄、ニッケル、白金、亜鉛等又はこれらの合金例えばＡ
ｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉの膜を
用いてもよい。ここで成膜ではスパッタ法又はアクティ
ブスパッタ法により順に形成しているが、ＣＶＤ等の他
の方法によって形成してもよい。このように、配線用の
アルミニウム膜を、洗浄された基板表面に設けられたコ
ンタクトホール内壁及び又は絶縁膜或いは酸化防止膜上
に第１膜厚で形成する。
【００１６】次に、アルミニウム膜２１上にフォトレジ
ストを膜厚２マイクロメートルで全面に塗布し、ソフト
ベークをなしフォトレジスト膜を形成する。次に、図２
Ｂに示すように、フォトリソグラフィー法により、大電
流用配線パターンのフォトマスク１２を用いてフォトレ
ジスト膜を露光し現像後ハードベークをなし、非露光部
分のフォトレジスト膜すなわち第１フォトレジストマス
ク２２をアルミニウム膜２１上に成形する。このよう
に、第１配線パターンを有しかつ金属膜を部分的に露出
せしめる第１フォトレジストマスクを、金属膜上に形成
する。
ストを膜厚２マイクロメートルで全面に塗布し、ソフト
ベークをなしフォトレジスト膜を形成する。次に、図２
Ｂに示すように、フォトリソグラフィー法により、大電
流用配線パターンのフォトマスク１２を用いてフォトレ
ジスト膜を露光し現像後ハードベークをなし、非露光部
分のフォトレジスト膜すなわち第１フォトレジストマス
ク２２をアルミニウム膜２１上に成形する。このよう
に、第１配線パターンを有しかつ金属膜を部分的に露出
せしめる第１フォトレジストマスクを、金属膜上に形成
する。
【００１７】その後、図２Ｃに示すように、エッチャン
トをアルミニウム膜２１の露出部に接触せしめ、該露出
部をアルミニウム膜２１の第１膜厚Ｈより薄い第２膜厚
ｈまで除去する。なお、上記ではポジ型フォトレジスト
を用いたがネガ型を用いてもよい。このようにして、大
電流用の第１配線上部Ｐを形成する。エッチング処理の
後に残るフォトレジストをレジスト除去処理により除
く。また、上記では、ウエットエッチング法を用いてい
るが、ＲＩＥ(Reactive Ion Etching)などのドライエッ
チング法のようにハロゲン気体を混入した３成分エッチ
ャントを使用してもよい。その後、基板を溶剤、例えば
ベンゼンで洗浄後、乾燥する。これは大気に触れない状
態で行うことが好ましい。
トをアルミニウム膜２１の露出部に接触せしめ、該露出
部をアルミニウム膜２１の第１膜厚Ｈより薄い第２膜厚
ｈまで除去する。なお、上記ではポジ型フォトレジスト
を用いたがネガ型を用いてもよい。このようにして、大
電流用の第１配線上部Ｐを形成する。エッチング処理の
後に残るフォトレジストをレジスト除去処理により除
く。また、上記では、ウエットエッチング法を用いてい
るが、ＲＩＥ(Reactive Ion Etching)などのドライエッ
チング法のようにハロゲン気体を混入した３成分エッチ
ャントを使用してもよい。その後、基板を溶剤、例えば
ベンゼンで洗浄後、乾燥する。これは大気に触れない状
態で行うことが好ましい。
【００１８】次に、凹凸のあるアルミニウム膜２１上に
フォトレジストを膜厚４マイクロメートルで全面に塗布
し、ソフトベークをなしフォトレジスト膜を形成する。
次に、図２Ｄに示すように、フォトリソグラフィー法に
より、大電流用配線パターン及び小電流用配線パターン
のフォトマスク４を用いてフォトレジスト膜を露光し現
像後、ハードベークをなし、非露光部分のフォトレジス
ト膜すなわち第２フォトレジストマスク２３をアルミニ
ウム膜２１上に成形する。このように、第１配線上部Ｐ
の側壁まで覆う大電流用配線パターン及び第２配線の小
電流用配線パターンを有しかつ第２膜厚の金属膜を露出
せしめる第２フォトレジストマスクを、金属膜上に形成
する。
フォトレジストを膜厚４マイクロメートルで全面に塗布
し、ソフトベークをなしフォトレジスト膜を形成する。
次に、図２Ｄに示すように、フォトリソグラフィー法に
より、大電流用配線パターン及び小電流用配線パターン
のフォトマスク４を用いてフォトレジスト膜を露光し現
像後、ハードベークをなし、非露光部分のフォトレジス
ト膜すなわち第２フォトレジストマスク２３をアルミニ
ウム膜２１上に成形する。このように、第１配線上部Ｐ
の側壁まで覆う大電流用配線パターン及び第２配線の小
電流用配線パターンを有しかつ第２膜厚の金属膜を露出
せしめる第２フォトレジストマスクを、金属膜上に形成
する。
【００１９】その後、図２Ｅに示すように、エッチャン
トをアルミニウム膜２１の露出部に接触せしめ、該露出
部を除去するエッチング処理で、フォトレジストマスク
に覆われていないアルミニウム膜部分を除去する。な
お、上記ではポジ型フォトレジストを用いたがネガ型を
用いてもよい。このようにして、膜厚Ｈの大電流用の第
１配線６ａ及び膜厚ｈの小電流用の第２配線６を形成す
る。エッチング処理の後に残るフォトレジストをレジス
ト除去処理により除く。また、ドライエッチング法のよ
うにハロゲン気体を混入した３成分エッチャントを使用
してもよい。その後、基板を溶剤、例えばベンゼンで洗
浄後、乾燥する。これも大気に触れない状態で行うこと
が好ましい。
トをアルミニウム膜２１の露出部に接触せしめ、該露出
部を除去するエッチング処理で、フォトレジストマスク
に覆われていないアルミニウム膜部分を除去する。な
お、上記ではポジ型フォトレジストを用いたがネガ型を
用いてもよい。このようにして、膜厚Ｈの大電流用の第
１配線６ａ及び膜厚ｈの小電流用の第２配線６を形成す
る。エッチング処理の後に残るフォトレジストをレジス
ト除去処理により除く。また、ドライエッチング法のよ
うにハロゲン気体を混入した３成分エッチャントを使用
してもよい。その後、基板を溶剤、例えばベンゼンで洗
浄後、乾燥する。これも大気に触れない状態で行うこと
が好ましい。
【００２０】次に、図２Ｆに示すように、パッシベーシ
ョン膜２４を形成して大電流用配線と小電流用配線が混
在するモノリシック半導体装置が得られる。すなわち、
所定パターンの配線となったアルミニウムの大電流用の
第１配線６ａ及び小電流用の第２配線６の上全面に、例
えばシリコン窒化膜２４を膜厚１マイクロメートルで堆
積する。パッシベーション膜２４をシリコン窒化膜とし
たが、ＳｉＯ2のみとしてもよく、ＳｉＯ2膜の酸化防止
膜とその上に堆積するシリコン窒化膜との２層としても
よい。酸化防止膜を少なくとも金属配線の側壁にまで形
成したので、このシリコン窒化膜２４は、形成されたア
ルミニウムの両配線を、その近傍に存在する大気中の酸
素、水分による酸化から保護することができる。
ョン膜２４を形成して大電流用配線と小電流用配線が混
在するモノリシック半導体装置が得られる。すなわち、
所定パターンの配線となったアルミニウムの大電流用の
第１配線６ａ及び小電流用の第２配線６の上全面に、例
えばシリコン窒化膜２４を膜厚１マイクロメートルで堆
積する。パッシベーション膜２４をシリコン窒化膜とし
たが、ＳｉＯ2のみとしてもよく、ＳｉＯ2膜の酸化防止
膜とその上に堆積するシリコン窒化膜との２層としても
よい。酸化防止膜を少なくとも金属配線の側壁にまで形
成したので、このシリコン窒化膜２４は、形成されたア
ルミニウムの両配線を、その近傍に存在する大気中の酸
素、水分による酸化から保護することができる。
【００２１】
【発明の効果】本発明の大電流用配線と小電流用配線と
が混在するモノリシック半導体装置の金属配線形成方法
によれば、基板表面に設けられたコンタクトホール内壁
及び又は絶縁膜上に、配線用の金属膜を、第１膜厚で形
成する工程と、第１配線パターンを有しかつ金属膜を部
分的に露出せしめる第１フォトレジストマスクを、金属
膜上に形成する工程と、エッチャントを金属膜の露出部
に接触せしめ、該金属膜の露出部を第１膜厚より薄い第
２膜厚まで除去し、第１配線上部を形成する工程と、第
１配線上部の側壁まで覆う第１配線パターン及び第２配
線パターンを有しかつ第２膜厚の金属膜を露出せしめる
第２フォトレジストマスクを、金属膜上に形成する工程
と、エッチャントを金属膜の露出部に接触せしめ、該金
属膜の露出部を除去し、第１膜厚を有する第１配線及び
第２膜厚を有する第２配線を形成する工程とを含むの
で、かかるモノリシック半導体装置の製造工程数を減少
でき、製造コストを下げることができる。従来の製造に
おける中間絶縁膜の形成、フォトリソグラフィ及びエッ
チングが不要となる。アルミニウム膜のスパッタ工程が
１回ですむ。しかも従来のフォトマスクが使用でき無駄
にならない。保護膜が１層のためにこれを従来より薄く
形成でき内部ストレスに強くなり信頼性が向上する。ア
ルミニウム膜が１層であるために大電流用配線内の界面
によるコンタクト抵抗増加の問題が解消される。中間層
の形成のための加熱工程がなくなり基板及びアルミニウ
ム膜の界面のコンタクト抵抗の増加が解消される。
が混在するモノリシック半導体装置の金属配線形成方法
によれば、基板表面に設けられたコンタクトホール内壁
及び又は絶縁膜上に、配線用の金属膜を、第１膜厚で形
成する工程と、第１配線パターンを有しかつ金属膜を部
分的に露出せしめる第１フォトレジストマスクを、金属
膜上に形成する工程と、エッチャントを金属膜の露出部
に接触せしめ、該金属膜の露出部を第１膜厚より薄い第
２膜厚まで除去し、第１配線上部を形成する工程と、第
１配線上部の側壁まで覆う第１配線パターン及び第２配
線パターンを有しかつ第２膜厚の金属膜を露出せしめる
第２フォトレジストマスクを、金属膜上に形成する工程
と、エッチャントを金属膜の露出部に接触せしめ、該金
属膜の露出部を除去し、第１膜厚を有する第１配線及び
第２膜厚を有する第２配線を形成する工程とを含むの
で、かかるモノリシック半導体装置の製造工程数を減少
でき、製造コストを下げることができる。従来の製造に
おける中間絶縁膜の形成、フォトリソグラフィ及びエッ
チングが不要となる。アルミニウム膜のスパッタ工程が
１回ですむ。しかも従来のフォトマスクが使用でき無駄
にならない。保護膜が１層のためにこれを従来より薄く
形成でき内部ストレスに強くなり信頼性が向上する。ア
ルミニウム膜が１層であるために大電流用配線内の界面
によるコンタクト抵抗増加の問題が解消される。中間層
の形成のための加熱工程がなくなり基板及びアルミニウ
ム膜の界面のコンタクト抵抗の増加が解消される。
【図１】従来の金属配線の形成工程における基板及びそ
の上に形成される各層の概略断面図である。
の上に形成される各層の概略断面図である。
【図２】本実施例による金属配線の形成工程における基
板及びその上に形成される各層の概略断面図である。
板及びその上に形成される各層の概略断面図である。
１ 基板 ２ 下部絶縁層 ３，２０，２４ シリコン窒化膜 ６ａ 大電流用の第１配線 ６ 小電流用の第２配線 ２１ アルミニウム膜 ２２ 第１フォトレジストマスク ２３ 第２フォトレジストマスク
Claims (3)
- 【請求項１】 配線用の金属膜を、基板表面に設けられ
たコンタクトホール内壁及び又は絶縁膜上に第１膜厚で
形成する工程と、 第１配線パターンを有しかつ前記金属膜を部分的に露出
せしめる第１フォトレジストマスクを、前記金属膜上に
形成する工程と、 エッチャントを前記金属膜の露出部に接触せしめ、該金
属膜の露出部を前記第１膜厚より薄い第２膜厚まで除去
し、第１配線上部を形成する工程と、 前記第１配線上部の側壁まで覆う第１配線パターン及び
第２配線パターンを有しかつ前記第２膜厚の金属膜を露
出せしめる第２フォトレジストマスクを、前記金属膜上
に形成する工程と、 エッチャントを前記金属膜の露出部に接触せしめ、該金
属膜の露出部を除去し、前記第１膜厚を有する第１配線
及び前記第２膜厚を有する第２配線を形成する工程とを
含むことを特徴とする半導体装置の金属配線形成方法。 - 【請求項２】 前記配線用の金属膜の形成前に、前記基
板表面上に酸化防止膜を形成することを特徴とする請求
項１記載の金属配線形成方法。 - 【請求項３】 前記エッチャントを前記金属膜の露出部
に接触せしめる工程は、ウエットエッチング法またはド
ライエッチング法からなることを特徴とする請求項１記
載の金属配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13902894A JPH088246A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13902894A JPH088246A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088246A true JPH088246A (ja) | 1996-01-12 |
Family
ID=15235786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13902894A Pending JPH088246A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の金属配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088246A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121669A (en) * | 1979-03-05 | 1980-09-18 | Rca Corp | Method of forming inactive layer on integrated circuit device having substrate of semiconductor material |
| JPH02264432A (ja) * | 1989-04-04 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH06104242A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 微小パターン形成方法 |
-
1994
- 1994-06-21 JP JP13902894A patent/JPH088246A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121669A (en) * | 1979-03-05 | 1980-09-18 | Rca Corp | Method of forming inactive layer on integrated circuit device having substrate of semiconductor material |
| JPH02264432A (ja) * | 1989-04-04 | 1990-10-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH06104242A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 微小パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| JPH06196399A (ja) | 基板上にパターン付けした皮膜を形成する方法 | |
| JP3825314B2 (ja) | 半導体装置の製造方法 | |
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPH088246A (ja) | 半導体装置の金属配線形成方法 | |
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| JPH10163200A (ja) | 半導体装置 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JP3141855B2 (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPS5911647A (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JP2008098417A (ja) | 加速度センサー製造用基板及びその製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH06291116A (ja) | 半導体装置の製造方法 | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08222699A (ja) | 半導体装置の製造方法 | |
| JPH0917792A (ja) | 半導体装置の製造方法 | |
| JP2000049294A (ja) | 半導体装置の製造方法 |