JPH04256351A - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JPH04256351A
JPH04256351A JP3017231A JP1723191A JPH04256351A JP H04256351 A JPH04256351 A JP H04256351A JP 3017231 A JP3017231 A JP 3017231A JP 1723191 A JP1723191 A JP 1723191A JP H04256351 A JPH04256351 A JP H04256351A
Authority
JP
Japan
Prior art keywords
printed
circuit board
upward
package
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017231A
Other languages
English (en)
Inventor
Masahiro Arai
雅裕 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3017231A priority Critical patent/JPH04256351A/ja
Publication of JPH04256351A publication Critical patent/JPH04256351A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣパッケージに関する
。
【０００２】
【従来の技術】従来、この種の両面面実装可能なタイプ
のＩＣのパッケージにはＳＯＰ（Ｓｍａｌｌ　　Ｏｕｔ
ｌｉｎｅ　　Ｐａｃｋａｇｅ），ＳＯＪ（ＳｍａｌｌＯ
ｕｔｌｉｎｅ　　Ｊ−ｌｅａｄｅｄ　　Ｐａｆｋａｇｅ
），ＬＣＣ（Ｌｅａｄｌｅｓｓ　　Ｃｈｉｐ　　Ｃａｒ
ｒｉｅｒ）等のタイプのパッケージの種類があった。図
３は従来の一例を示す上面図である。図３に示すＩＣを
両面実装するには、図４に示すような配線パターンをプ
リント基板の両面に設けていた。
【０００３】
【発明が解決しようとする課題】従来のＩＣパッケージ
は、両面面実装をした場合、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）を例
に取ると、ＲＡＳバー，ＣＡＳバー，アドレス等の信号
が表面，裏面で共通化している場合においても、両面に
パターンを走らせる必要があるという欠点がった。
【０００４】
【課題を解決するための手段】本発明のＩＣパッケージ
は、ＩＣ自体を両面実装させるために、ＩＣの上部およ
び下部に共通にリードフレームを有する構造を持つ。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
【０００６】図１は本発明の一実施例の模式図である。 ダイパッド５上のチップ４の入出力信号はボンディング
ワイヤー３でリードフレーム１と電気的に結合され、樹
脂２で封止されている。ＩＣを上向きでも下向きにも実
装させるためにリードフレーム１をＩＣの下部より引き
出し、封止した樹脂２の側面に沿って上へ折り返し、さ
らに上部で折り返す。
【０００７】これにより本発明のＩＣを両面面実装する
場合、図２のＩＣパッケージの実装例に示す様にプリン
ト基板１４の上部にＩＣ１，下部にＩＣ２をそれぞれ位
置をそろえＩＣのＡ面（チップ側をＡ面，ダイパッド側
をＢ面とする）を上にして実装した場合、プリント基板
の上下のＩＣのピン配置は共通となる。プリント基板の
表裏で共通化できる信号があれば、その信号ピンのパッ
ド１６をスルーホール１３にすればプリントパターン配
線は片面で済む事になる。
【０００８】図３に示したＤＲＡＭのモデルを両面面実
装する場合、プリント基板１４の片面に図４に示す様な
プリントパターンを施し、アドレス，ＲＡＳバー，ＣＡ
Ｓバー，ＷＥバー，ＧＮＤ，ＶＣＣは共通であるので、
これらの部分のパッドをスルーホールにすると、もう一
方の面のこれらの信号のプリントパターンの配線が不要
になる。
【０００９】
【発明の効果】本発明のＩＣパッケージを両面面実装時
に用いると、プリントパターン配線の簡略化が計れる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す模式図である。
【図２】図１に示すＩＣパッケージの一使用例を示す側
面図である。
【図３】従来の一例を示す上面図である。
【図４】図３に示すＩＣパッケーシの一使用例の動作を
説明するためのパターン図である。
【符号の説明】
１　　　　リードフレーム ２　　　　樹脂 ３　　　　ボンディングワイヤ ４　　　　チップ ５　　　　ダイパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ＩＣの両面面実装においてプリント基
    板のプリントパターン配線を簡略化するためにＩＣのリ
    ードフレームをＩＣの上部と下部に共通に配置し、ＩＣ
    を上向きにも下向きにも実装できる事を特徴としたＩＣ
    パッケージ。
JP3017231A 1991-02-08 1991-02-08 Ｉｃパッケージ Pending JPH04256351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017231A JPH04256351A (ja) 1991-02-08 1991-02-08 Ｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017231A JPH04256351A (ja) 1991-02-08 1991-02-08 Ｉｃパッケージ

Publications (1)

Publication Number Publication Date
JPH04256351A true JPH04256351A (ja) 1992-09-11

Family

ID=11938178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017231A Pending JPH04256351A (ja) 1991-02-08 1991-02-08 Ｉｃパッケージ

Country Status (1)

Country Link
JP (1) JPH04256351A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508563A (en) * 1991-03-13 1996-04-16 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
US5559365A (en) * 1993-12-28 1996-09-24 Nec Corporation Semiconductor device including a plurality of leads each having two end portions extending downward and upward
DE19650148A1 (de) * 1996-03-27 1997-10-02 Mitsubishi Electric Corp Halbleitervorrichtung und zugehöriges Herstellungsverfahren
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
USRE36077E (en) * 1991-10-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
US7239008B2 (en) 2001-08-23 2007-07-03 Oki Electric Industry Co., Ltd. Semiconductor apparatus and method for fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508563A (en) * 1991-03-13 1996-04-16 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
USRE36077E (en) * 1991-10-15 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing inversion type IC's and IC module using same
US5559365A (en) * 1993-12-28 1996-09-24 Nec Corporation Semiconductor device including a plurality of leads each having two end portions extending downward and upward
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
DE19650148A1 (de) * 1996-03-27 1997-10-02 Mitsubishi Electric Corp Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19650148B4 (de) * 1996-03-27 2005-03-17 Mitsubishi Denki K.K. Halbleitervorrichtung und zugehöriges Herstellungsverfahren
US7239008B2 (en) 2001-08-23 2007-07-03 Oki Electric Industry Co., Ltd. Semiconductor apparatus and method for fabricating the same

Similar Documents

Publication Publication Date Title
US5973935A (en) Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JPH04256351A (ja) Ｉｃパッケージ
JPS5972757A (ja) 半導体装置
GB2237691A (en) Semiconductor device and wiring board module
JPH04162657A (ja) 半導体装置用リードフレーム
JPH05243474A (ja) 半導体装置
JPS62158352A (ja) 樹脂封止半導体装置
JPH0349255A (ja) 半導体集積回路の封止方式
CN100437418C (zh) 为集成电路提供封装内电源的装置和方法
JPH10150120A (ja) プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
JPH01220837A (ja) 半導体集積回路装置
JPH03205859A (ja) 半導体装置
JPH01296654A (ja) 半導体装置
JP3405477B2 (ja) 半導体装置
TW479341B (en) Wire bonding method
KR0117716Y1 (ko) 반도체 패키지
JPH04262591A (ja) 集積回路の実装方式
JPH04329692A (ja) 両面実装型メモリパッケージ
JPS5935461A (ja) Ｌｓｉの実装方式
JPH04267361A (ja) リードレスチップキャリア
KR200161172Y1 (ko) 반도체 칩
JPH0449646A (ja) Ｉｃパッケージ
JPS6048251U (ja) 半導体装置
JPH02180062A (ja) 半導体集積回路用パッケージ
JPH02235389A (ja) 電子回路装置