JPH0897802A - Ｆｍ多重エンコーダ - Google Patents
Ｆｍ多重エンコーダInfo
- Publication number
- JPH0897802A JPH0897802A JP6232878A JP23287894A JPH0897802A JP H0897802 A JPH0897802 A JP H0897802A JP 6232878 A JP6232878 A JP 6232878A JP 23287894 A JP23287894 A JP 23287894A JP H0897802 A JPH0897802 A JP H0897802A
- Authority
- JP
- Japan
- Prior art keywords
- data
- measurement
- signal
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 ＦＭ多重の規格信号データを使用したビット
エラー率測定において測定用信号の送信から被測定信号
の受信までの遅延時間を自動的に検出して同期をとり、
測定を行う。 【構成】 ＦＭ多重エンコーダと専用ソフトウェアを使
用して作成したＦＭ多重規格信号データを測定用信号と
し、出力接栓９３に出力し、同時に前記データをタイミ
ング制御カウンタ２により読みだし開始のタイミングが
制御されるＦＩＦＯ型シフトレジスタ１に書込む。出力
接栓９３に出力された測定用信号は測定系で生ずる遅延
時間を経過した後に被測定信号として入力接栓９４、９
５に入力される。タイミング制御カウンタ２に設定する
カウント値を自動的に変化させ、被測定信号とＦＩＦＯ
型シフトレジスタ１から読み出したデータとのビット比
較の結果が両者の差異が０になるタイミングを自動検出
する。
エラー率測定において測定用信号の送信から被測定信号
の受信までの遅延時間を自動的に検出して同期をとり、
測定を行う。 【構成】 ＦＭ多重エンコーダと専用ソフトウェアを使
用して作成したＦＭ多重規格信号データを測定用信号と
し、出力接栓９３に出力し、同時に前記データをタイミ
ング制御カウンタ２により読みだし開始のタイミングが
制御されるＦＩＦＯ型シフトレジスタ１に書込む。出力
接栓９３に出力された測定用信号は測定系で生ずる遅延
時間を経過した後に被測定信号として入力接栓９４、９
５に入力される。タイミング制御カウンタ２に設定する
カウント値を自動的に変化させ、被測定信号とＦＩＦＯ
型シフトレジスタ１から読み出したデータとのビット比
較の結果が両者の差異が０になるタイミングを自動検出
する。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＭ多重エンコーダの
ビットエラー率測定に関するものである。
ビットエラー率測定に関するものである。
【０００２】
【従来の技術】従来、ＦＭ多重信号のビットエラー率測
定は、測定用信号として疑似ランダムパターンを使用し
ている。疑似ランダムパターン発生回路を送信側と受信
側に用意し、送信側の疑似ランダムパターン発生回路で
発生した信号を測定用の信号として送信する。また、受
信した被測定信号を受信側の疑似ランダムパターン発生
回路に初期値として読み込み、前記回路を自走させるこ
とによって発生する信号と受信した信号とをビット比較
し、誤りが発生しない場合に同期が確立したと判断して
ビットエラー率測定を行う。
定は、測定用信号として疑似ランダムパターンを使用し
ている。疑似ランダムパターン発生回路を送信側と受信
側に用意し、送信側の疑似ランダムパターン発生回路で
発生した信号を測定用の信号として送信する。また、受
信した被測定信号を受信側の疑似ランダムパターン発生
回路に初期値として読み込み、前記回路を自走させるこ
とによって発生する信号と受信した信号とをビット比較
し、誤りが発生しない場合に同期が確立したと判断して
ビットエラー率測定を行う。
【０００３】
【発明が解決しようとする課題】測定用信号をＦＭ多重
規格信号データとすると実際により近い条件でのビット
エラー率測定が可能となる。しかしながら、ＦＭ多重規
格信号データは、１フレームが９７９２バイトのデータ
からなり、さらに複数のフレームで構成されているた
め、上記従来の読み込み方式の同期検出は不適当であ
る。この場合、同期検出方法としては測定用の信号の送
信から被測定信号の受信までの測定系の遅延時間だけ内
部の測定の基準となるデータも遅延させる方式が適して
いるが、測定系の遅延は個々の測定系によって異なるう
え、正確な値を把握することはできないという問題があ
った。
規格信号データとすると実際により近い条件でのビット
エラー率測定が可能となる。しかしながら、ＦＭ多重規
格信号データは、１フレームが９７９２バイトのデータ
からなり、さらに複数のフレームで構成されているた
め、上記従来の読み込み方式の同期検出は不適当であ
る。この場合、同期検出方法としては測定用の信号の送
信から被測定信号の受信までの測定系の遅延時間だけ内
部の測定の基準となるデータも遅延させる方式が適して
いるが、測定系の遅延は個々の測定系によって異なるう
え、正確な値を把握することはできないという問題があ
った。
【０００４】本発明は上記従来の問題を解決するもので
あり、実際のＦＭ多重放送により近い条件でビットエラ
ー率測定を行うことのできる優れたＦＭ多重エンコーダ
を提供することを目的とするものである。
あり、実際のＦＭ多重放送により近い条件でビットエラ
ー率測定を行うことのできる優れたＦＭ多重エンコーダ
を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、ＦＭ多重エンコーダと専用ソフトウェアを
使用して作成したＦＭ多重規格信号データを測定用信号
とし、送信と同時に前記データを本回路のＦＩＦＯ型シ
フトレジスタに書込む。ＦＩＦＯ型シフトレジスタから
のデータの読みだし開始のタイミングを自動的に変化さ
せることで測定用信号の送信から測定までの時間を変化
させて、読み出したデータと受信データとのビット誤り
率が０となるタイミング、即ち同期がとれるタイミング
を検出し、ビットエラー率測定を行う。
するために、ＦＭ多重エンコーダと専用ソフトウェアを
使用して作成したＦＭ多重規格信号データを測定用信号
とし、送信と同時に前記データを本回路のＦＩＦＯ型シ
フトレジスタに書込む。ＦＩＦＯ型シフトレジスタから
のデータの読みだし開始のタイミングを自動的に変化さ
せることで測定用信号の送信から測定までの時間を変化
させて、読み出したデータと受信データとのビット誤り
率が０となるタイミング、即ち同期がとれるタイミング
を検出し、ビットエラー率測定を行う。
【０００６】
【作用】したがって、本発明によれば自動的に同期をと
ることにより、ＦＭ多重規格信号データを測定用信号と
し、簡単に実際のＦＭ多重放送により近い条件でのビッ
トエラー率測定を行うことができる。
ることにより、ＦＭ多重規格信号データを測定用信号と
し、簡単に実際のＦＭ多重放送により近い条件でのビッ
トエラー率測定を行うことができる。
【０００７】
【実施例】図１及び図２は本発明の実施例の構成を示す
ものである。図２において、本ＦＭ多重エンコーダと専
用ソフトウェアを使用して作成されたＦＭ多重規格信号
データを測定用信号として、入力端子９２に入力される
１６ｋＨｚのクロックに同期して入力端子９１に入力す
る。入力端子９２はＦＩＦＯ型シフトレジスタ１の書込
みパルス入力端子と読みだしタイミング制御カウンタ２
のクロック端子に接続される。入力端子９１は変調回路
９とＦＩＦＯ型シフトレジスタ１に接続され、変調回路
９で前記ＦＭ多重規格信号データはＬ−ＭＳＫ変調され
る。変調回路９の出力は出力接栓９３に接続され測定用
信号として出力される。同時に、ＦＭ多重規格信号デー
タはＦＩＦＯ型シフトレジスタ１に入力端子９２に入力
されるクロックのタイミングで書込まれ、また、任意に
カウント値を設定できる読みだしタイミング制御用カウ
ンタ２は、前記クロックでカウントを開始する。出力接
栓９３に出力された測定用データは、被測定機にて復調
され、この復調データは被測定データとして入力接栓９
５に、また前記復調データと同時に出力される復調クロ
ックは入力接栓９４にそれぞれ入力される。入力接栓９
４はクロック生成回路４に接続され、クロック生成回路
４で前記復調クロックに同期した測定用クロックを生成
する。クロック生成回路４の出力端子はゲート３の入力
端子とデータ数カウンタ８のクロック入力端子に接続さ
れる。データ数カウンタ８は、測定する全データ数のカ
ウントを行う。タイミング制御カウンタ２の出力端子は
ゲート３の入力端子に接続される。ゲート３は、タイミ
ング制御カウンタ２が設定されたカウント値のカウント
を終了すると、ゲート３の他方の入力端子に接続されて
いるクロック生成回路４から出力される測定用クロック
に同期して、ＦＩＦＯ型シフトレジスタ１のデータ読み
だし信号を出力する。ゲート３の出力端子はＦＩＦＯ型
シフトレジスタ１のデータ読みだしパルス入力端子に接
続される。ＦＩＦＯ型シフトレジスタ１は前記データ読
みだしパルスに同期して、測定の基準となるデータを出
力する。ＦＩＦＯ型シフトレジスタ１のデータ出力端子
はゲート５の一方の入力端子に接続され、ゲート５で
は、ゲート５の他方の入力端子に接続されている入力接
栓９５に入力される被測定信号との比較が行われる。ゲ
ート５の出力端子はパルス化回路６に接続されており、
ゲート５に入力される２つのデータが異なる場合をエラ
ーとしてパルス化回路６からエラーパルスが出力され
る。パルス化回路６の出力端子はエラー数カウンタ７の
クロック入力端子に接続されエラー数カウンタ７はエラ
ーパルスのカウントを行う。データ数カウンタ８が、予
め設定されたデータ数のカウントを終了すると、エラー
数カウンタ７はカウント動作を終了する。
ものである。図２において、本ＦＭ多重エンコーダと専
用ソフトウェアを使用して作成されたＦＭ多重規格信号
データを測定用信号として、入力端子９２に入力される
１６ｋＨｚのクロックに同期して入力端子９１に入力す
る。入力端子９２はＦＩＦＯ型シフトレジスタ１の書込
みパルス入力端子と読みだしタイミング制御カウンタ２
のクロック端子に接続される。入力端子９１は変調回路
９とＦＩＦＯ型シフトレジスタ１に接続され、変調回路
９で前記ＦＭ多重規格信号データはＬ−ＭＳＫ変調され
る。変調回路９の出力は出力接栓９３に接続され測定用
信号として出力される。同時に、ＦＭ多重規格信号デー
タはＦＩＦＯ型シフトレジスタ１に入力端子９２に入力
されるクロックのタイミングで書込まれ、また、任意に
カウント値を設定できる読みだしタイミング制御用カウ
ンタ２は、前記クロックでカウントを開始する。出力接
栓９３に出力された測定用データは、被測定機にて復調
され、この復調データは被測定データとして入力接栓９
５に、また前記復調データと同時に出力される復調クロ
ックは入力接栓９４にそれぞれ入力される。入力接栓９
４はクロック生成回路４に接続され、クロック生成回路
４で前記復調クロックに同期した測定用クロックを生成
する。クロック生成回路４の出力端子はゲート３の入力
端子とデータ数カウンタ８のクロック入力端子に接続さ
れる。データ数カウンタ８は、測定する全データ数のカ
ウントを行う。タイミング制御カウンタ２の出力端子は
ゲート３の入力端子に接続される。ゲート３は、タイミ
ング制御カウンタ２が設定されたカウント値のカウント
を終了すると、ゲート３の他方の入力端子に接続されて
いるクロック生成回路４から出力される測定用クロック
に同期して、ＦＩＦＯ型シフトレジスタ１のデータ読み
だし信号を出力する。ゲート３の出力端子はＦＩＦＯ型
シフトレジスタ１のデータ読みだしパルス入力端子に接
続される。ＦＩＦＯ型シフトレジスタ１は前記データ読
みだしパルスに同期して、測定の基準となるデータを出
力する。ＦＩＦＯ型シフトレジスタ１のデータ出力端子
はゲート５の一方の入力端子に接続され、ゲート５で
は、ゲート５の他方の入力端子に接続されている入力接
栓９５に入力される被測定信号との比較が行われる。ゲ
ート５の出力端子はパルス化回路６に接続されており、
ゲート５に入力される２つのデータが異なる場合をエラ
ーとしてパルス化回路６からエラーパルスが出力され
る。パルス化回路６の出力端子はエラー数カウンタ７の
クロック入力端子に接続されエラー数カウンタ７はエラ
ーパルスのカウントを行う。データ数カウンタ８が、予
め設定されたデータ数のカウントを終了すると、エラー
数カウンタ７はカウント動作を終了する。
【０００８】上記の一連の動作の例を図３に示す。測定
系の遅延をｍ、タイミング制御カウンタ２に設定するカ
ウント値をｎとする。ｍ＞ｎの場合、被測定信号が本器
の入力接栓９５に到達する前にＦＩＦＯ型シフトレジス
タ１のデータの読みだしが開始するため、ゲート５で両
データを比較した結果、パルス化回路６からエラーパル
スが出力される。データ数カウンタ８がカウントを終了
した時点でエラー数カウンタ７のカウント値が０でない
場合は、読みだしタイミング制御用カウンタ２のカウン
ト値を自動的にｎ＝ｎ＋１に設定し、同様の動作を繰り
返す。ｍ＝ｎの場合、ゲート５で比較される両データは
等しいためパルス化回路６からのエラーパルスは発生せ
ず、エラー数カウンタ７のカウント値は０となる。エラ
ー数カウンタ７のカウント値は０となった場合、タイミ
ング制御カウンタ２に設定するカウント値を更新せず
に、再測定を行う。このときにエラー数カウンタ７のカ
ウント値が再び０ならば同期が確立したと判断し、タイ
ミング制御カウンタ２の設定値を固定し、ビットエラー
率測定を行う。
系の遅延をｍ、タイミング制御カウンタ２に設定するカ
ウント値をｎとする。ｍ＞ｎの場合、被測定信号が本器
の入力接栓９５に到達する前にＦＩＦＯ型シフトレジス
タ１のデータの読みだしが開始するため、ゲート５で両
データを比較した結果、パルス化回路６からエラーパル
スが出力される。データ数カウンタ８がカウントを終了
した時点でエラー数カウンタ７のカウント値が０でない
場合は、読みだしタイミング制御用カウンタ２のカウン
ト値を自動的にｎ＝ｎ＋１に設定し、同様の動作を繰り
返す。ｍ＝ｎの場合、ゲート５で比較される両データは
等しいためパルス化回路６からのエラーパルスは発生せ
ず、エラー数カウンタ７のカウント値は０となる。エラ
ー数カウンタ７のカウント値は０となった場合、タイミ
ング制御カウンタ２に設定するカウント値を更新せず
に、再測定を行う。このときにエラー数カウンタ７のカ
ウント値が再び０ならば同期が確立したと判断し、タイ
ミング制御カウンタ２の設定値を固定し、ビットエラー
率測定を行う。
【０００９】
【発明の効果】本発明は上記実施例より明かなように、
本ＦＭ多重エンコーダと専用ソフトウェアを使用して作
成したＦＭ多重規格信号データを測定用信号とし、送信
と同時に前記データを本回路のＦＩＦＯ型シフトレジス
タに書込み、ＦＩＦＯ型シフトレジスタのデータの読み
だし開始までのタイミングをエラー数で自動的に制御す
ることにより、測定系の遅延に応じて同期を確立し、実
際のＦＭ多重放送により近い条件でのビットエラー率測
定を簡単に行うことができるという効果を有する。
本ＦＭ多重エンコーダと専用ソフトウェアを使用して作
成したＦＭ多重規格信号データを測定用信号とし、送信
と同時に前記データを本回路のＦＩＦＯ型シフトレジス
タに書込み、ＦＩＦＯ型シフトレジスタのデータの読み
だし開始までのタイミングをエラー数で自動的に制御す
ることにより、測定系の遅延に応じて同期を確立し、実
際のＦＭ多重放送により近い条件でのビットエラー率測
定を簡単に行うことができるという効果を有する。
【図１】本発明の一実施例におけるＦＭ多重エンコーダ
の測定状態を示す構成図
の測定状態を示す構成図
【図２】同実施例におけるＦＭ多重エンコーダのブロッ
ク図
ク図
【図３】同実施例における信号波形図
１ ＦＩＦＯ型シフトレジスタ ２ タイミング制御カウンタ ３ ゲート ４ クロック生成回路 ５ ゲート ６ パルス化回路 ７ エラー数カウンタ ８ データ数カウンタ ９ 変調回路 ９１ ＦＭ多重規格データ入力端子 ９２ １６ｋＨｚクロック入力端子 ９３ 測定用信号出力接栓 ９４ 復調クロック入力接栓 ９５ 被測定データ入力接栓
Claims (1)
- 【請求項１】 ＦＭ多重の規格信号データを測定用信号
として、ＦＩＦＯ型シフトレジスタと、ＦＩＦＯ型シフ
トレジスタからのデータ読みだしタイミング制御用カウ
ンタと、データ比較回路と、全データ数カウンタと、エ
ラー数カウンタを備え、測定用信号の送信から被測定信
号の受信までの遅延時間を自動的に検出して同期をと
り、ビットエラー率測定を行う回路を備えたＦＭ多重エ
ンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232878A JP3006426B2 (ja) | 1994-09-28 | 1994-09-28 | Ｆｍ多重エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6232878A JP3006426B2 (ja) | 1994-09-28 | 1994-09-28 | Ｆｍ多重エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897802A true JPH0897802A (ja) | 1996-04-12 |
| JP3006426B2 JP3006426B2 (ja) | 2000-02-07 |
Family
ID=16946258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6232878A Expired - Fee Related JP3006426B2 (ja) | 1994-09-28 | 1994-09-28 | Ｆｍ多重エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006426B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022174652A (ja) * | 2021-05-11 | 2022-11-24 | 株式会社アドバンテスト | 測定装置および測定方法 |
-
1994
- 1994-09-28 JP JP6232878A patent/JP3006426B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022174652A (ja) * | 2021-05-11 | 2022-11-24 | 株式会社アドバンテスト | 測定装置および測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006426B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764939A (en) | Cable system for digital information | |
| JPH0897802A (ja) | Ｆｍ多重エンコーダ | |
| JPH0551215B2 (ja) | ||
| JPS6332303B2 (ja) | ||
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| SU1709542A1 (ru) | Устройство дл детектировани ошибок | |
| SU1667088A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
| SU1374439A1 (ru) | Устройство дл автоматического определени коэффициента ошибок | |
| JPH02295325A (ja) | データモニタ装置 | |
| JPH01265740A (ja) | ビット同期方式 | |
| SU1418919A1 (ru) | Устройство дл измерени достоверности передачи информации | |
| SU1251335A1 (ru) | Устройство дл детектировани ошибок | |
| SU1027633A1 (ru) | Цифровое регистрирующее устройство формы моноимпульсных сигналов | |
| JP2535393B2 (ja) | 同期信号検出回路 | |
| SU1367016A1 (ru) | Сигнатурный анализатор | |
| JPS6059872A (ja) | フレ−ム同期方式 | |
| SU868691A1 (ru) | Устройство дл автоматического выбора интервала времени | |
| SU1177792A1 (ru) | Устройство дл измерени временных интервалов | |
| SU1695521A2 (ru) | Устройство дл контрол канала св зи | |
| SU788417A2 (ru) | Устройство дл определени скорости телеграфировани | |
| SU1566358A2 (ru) | Устройство дл сопр жени ЭВМ с магнитофоном | |
| JP2605051B2 (ja) | 通信装置 | |
| JPS63313355A (ja) | デ−タ通信内容の記録再生方式 | |
| JPS59123335A (ja) | ビツト同期検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |