JPH09101888A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】 分岐命令及び例外処理の応答速度を高速化す
る。 【解決手段】 分岐命令と内部ベクタによる例外処理を
行うマイクロプロセッサにおいて、演算部2-1 のデータ
バス6-6 経ることなく、デコーダ1 からプログラムカウ
ンタ2-3 にイミデイエート値を直接セットするためのデ
ータバス6-9 及び双方向スイッチ5-7，5-8を追加する。
また、演算部2-1 のデータバス6-6 を経ることなく、レ
ジスタファイル2-2 からプログラムカウンタ2-3 にレジ
スタ値を直接セットするためのデータバス6-10及びスイ
ッチ5-9 も備えるようにする。これにより、イミディエ
ート分岐命令に対してはデータバス6-9 を経てデコーダ
1 から、レジスタ直接分岐命令に対しては、データバス
6-10を経てレジスタファイル2-2 から、それぞれ直接プ
ログラムカウンタ2-3 へ分岐先アドレスをセットする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サにおいて分岐命令と内部べクタにより実施される例外
処理の応答速度の高速化技術に関するものである。

【０００２】

【従来の技術】従来、マイクロプロセッサにおける命令
アドレス演算には、通常命令における命令アドレスとの
一定値演算と、分岐命令などの不定値演算とがある。一
般に通常命令はＩＦ（命令読み出し）ステージで、また
分岐命令などはＥＸ（演算）ステージで命令アドレス計
算を行う。分岐命令の中にはプログラムカウンタ相対分
岐、イミディエート分岐、レジスタ直接分岐などのアド
レッシングモードがある。プログラムカウンタ相対分岐
はＥＸステージでプログラムカウンタと相対値との演算
をする。一方、イミデイエート分岐とレジスタ直接分岐
は、分岐アドレスは絶対値であるため、ＥＸステージで
絶対値をプログラムカウンタにセットする処理を行って
いる（「Ｈ８／３２７，ＳＨ７０３２プログラミングマ
ニュアル，ＲＩＳＣシステム：海文堂」）。

【０００３】こうした従来技術の例として、５段パイプ
ライン処理を採用したマイクロプロセッサについて述べ
る。５つのステージはそれぞれＩＦ（命令読み出し）、
ＩＤ（命令解読）、ＥＸ（演算）、ＭＡ（メモリアクセ
ス）、ＷＢ（ライトバック）に分割されており、通常の
パイプラインステージの流れは図５の様になる。

【０００４】従来例のマイクロプロセッサの構成は、図
６に示す様に、デコーダ１とデータパス２とから構成さ
れる。データパス２は、論理演算，算術演算，シフト演
算等を行う演算部２−１と、演算結果を格納するレジス
タファイル２−２と、現在のプログラムのアドレスをカ
ウントするプログラムカウンタ２−３と、演算部２−１
またはプログラムカウンタ２−３からアドレスバス４へ
の出力切り替えを行うアドレスユニット２−４を備えて
いる。演算部２−１〜アドレスユニット２−４は、それ
ぞれ、デコーダ１からの制御バス７−１〜７−４によっ
て制御される様になっている。

【０００５】そして、マイクロプロセッサは、アドレス
バス４介してデータを出力することによりメモリ（図示
せず）中のアドレスを指定し、当該アドレスに格納され
ている命令をデータバス３を経由してメモリから読み込
み、この命令をデコーダ１で解読し、データパス２に対
する制御を行っている。

【０００６】また、デコーダ１から演算部２−１へはイ
ミディエートバス６−１が設けられ、レジスタファイル
２−２からデータを読み出すリードバス６−２，６−４
と、演算部２−１への入力バス６−３，６−５と、演算
部２−１の演算結果の出力バス６−７と、プログラムカ
ウンタ２−３からのリードバス６−７と、アドレスユニ
ット２−４への入力バス６−８とを備え、図示の通り、
双方向スイッチ５−１〜５−６にて前述のバス６−１，
６−２，６−４，６−５，６−６，６−７を切り替える
様に構成されている。

【０００７】ＩＦ〜ＷＢの各ステージと、データパス２
中の各ユニット２−１〜２−４の動作タイミングとの対
応は、次の通りである。即ち、ＩＦステージ時はプログ
ラムカウンタユニット２−３が、ＩＤステージ時は制御
部（デコーダ１）とレジスタファイル２−２が、ＥＸス
テージ時は演算部２−１が、ＭＡステージ時はアドレス
ユニット２−４が、ＷＢステージ時はレジスタファイル
２−２がそれぞれ動作する。

【０００８】この従来のマイクロプロセッサにおけるイ
ミデイエート分岐は、図７のようなパイプラインステー
ジの流れとなっている。即ち、デコーダ１で解読された
分岐先アドレスは、これに続くＥＸステージ３０１にお
いてイミディエートバス６−１から演算部２−１に入
り、出力バス６−６を経由してプログラムカウンタ２−
３にセットされる。

【０００９】同じく、この従来のマイクロプロセッサに
おけるレジスタ直接分岐は、分岐先アドレスをレジスタ
ファイル２−２から読み出し、バス６−４，６−５を通
つて演算部２−１に入力し、演算部２−１からバス６−
６を経由してプログラムカウンタ２−３にセットするよ
うに構成されている。

【００１０】

【発明が解決しようとする課題】このように、従来のマ
イクロプロセッサでは、分岐命令や例外処理に対する応
答は、必ず演算部２−１を経由してプログラムカウンタ
２−３にアドレスをセットするように構成されているた
め、処理ステージで見ると、必ずＥＸステージを経なけ
ればならず、処理速度が遅くなるという問題があった。

【００１１】そこで、本発明は、分岐命令及び例外処理
の応答速度を高速化することを目的とする。

【００１２】

【課題を解決するための手段】かかる目的を達成するた
め、本発明は、演算部の出力バスを経ることなく、デコ
ーダからプログラムカウンタにイミデイエート値を直接
セットするためのバスと、該バスと前記出力バスとを切
り替えるスイッチとを備え、あるいは、同じく演算部の
出力バスを経ることなく、レジスタファイルからプログ
ラムカウンタにレジスタ値を直接セットするためのバス
と、該バスと前記出力バスとを切り替えるスイッチとを
備えることを特徴とする。

【００１３】前者の構成によれば、イミデイエート分岐
を行う場合、出力バスをクローズにし、デコーダからの
直接セット用に追加したバスをオープンにすることによ
り、演算部を経由することなくデコーダから直接、プロ
グラムカウンタに対して分岐先アドレスをセットするこ
とができる。

【００１４】また、後者の構成によれば、レジスタ直接
分岐を行う場合、出力バスをクローズにし、レジスタか
らの直接セット用に追加したバスをオープンにすること
により、演算部を経由することなくレジスタから直接、
プログラムカウンタに対して分岐先アドレスをセットす
ることができる。

【００１５】このようにして、本発明では、ＥＸステー
ジの前のステージで分岐先アドレスをセットできるた
め、分岐命令及び例外処理に対する応答速度の高速化を
実現することが可能になる。また、プログラムリセット
時にも、ＥＸステージを経ることなくＩＤステージで初
期値をセットすることができ、初期値不定の状態が短く
なるという効果もある。

【００１６】

【発明の実施の形態】次に、発明の実施の形態を説明す
る。 ［実施の形態１］図１は発明の実施の形態の一例を示す
マイクロプロセッサのブロック図である。このマイクロ
プロセッサは、イミディエート分岐に対する高速化を実
現するためのものである。

【００１７】このマイクロプロセッサは、図６の従来例
と比較すると分かる様に、デコーダ１からプログラムカ
ウンタ２−３へのイミディエート値直接セット用として
双方スイッチ５−７を備えたイミディエートバス６−９
を追加すると共に、出力バス６−６中に新たな双方向ス
イッチ５−８を設ける点で回路構成を異にするものであ
る。

【００１８】このマイクロプロセッサにおけるイミディ
エート分岐の際のパイプラインの流れは図２に示す様に
なる。即ち、イミデイエート分岐命令がＩＦステージ５
００でフェッチされると、この命令は、ＩＤステージ５
０１においてデコーダ１で解読されると同時にイミディ
エートバス６−９を経由してプログラムカウンタ２−３
に直接セットされる。よって、次のＥＸステージを実行
しなくてよいので、ｎ＋２番目の処理サイクルにて直ち
に分岐先アドレスからの命令をフェッチし、処理を開始
できる。なお、このとき、スイッチ５−７をオープンに
すると共に、スイッチ５−８をクローズにし、プログラ
ムカウンタ２−３へのデータの入力バスを切り替えてお
く。

【００１９】こうして、この実施の形態１によれば、イ
ミデイエート分岐の高速化が可能となる。 ［実施の形態２］図３は発明の実施の形態の他の一例を
示すマイクロプロセッサのブロック図である。このマイ
クロプロセッサは、レジスタ直接分岐に対する高速化を
実現するためのものである。

【００２０】このマイクロプロセッサは、図６の従来例
と比較すると分かる様に、まず、実施の形態１と同様
に、演算部２−１からの出力バス６−６中に双方向スイ
ッチ５−８を追加している点で相違している。また、入
力バス６−５中の双方向スイッチ５−４と演算部２−１
との間の点と、出力バス６−６中の双方向スイッチ５−
８とプログラムカウンタ２−３の間の点とを結ぶ様に新
たに直接セット用のバス６−９を追加している。そし
て、この新たに追加したバス６−１０には双方向スイッ
チ５−９を設ける。

【００２１】レジスタ直接分岐処理を行う場合は、双方
向スイッチ５−３及び５−９をオープンにし、双方向ス
イッチ５−８をクローズにする。これにより、レジスタ
ファイル内のデータが新たに追加した直接セット用のバ
ス６−１０を経由してプログラムカウンタ２−３へ直接
セットされる。従って、この場合も、実施の形態１で説
明したと同様に、演算部２−１を経由しないので、ＥＸ
ステージの前ステージで分岐先アドレスのセットが完了
し、直ちに分岐処理を開始できる。

【００２２】こうして、この実施の形態２によれば、ア
ドレス直接分岐の高速化が可能となる。 ［実施の形態３］なお、図４に示すように、実施の形態
１と実施の形態２を組み合わせてやれば、イミディエー
ト分岐及びレジスタ直接分岐の両方について高速化され
たマイクロプロセッサを得ることもでき、この場合、上
述した各実施の形態１，２のそれぞれの効果をどちらも
達成することができる。

【図面の簡単な説明】

【図１】 発明の実施の形態１におけるマイクロプロセ
ッサの全体構成を示すブロック図である。

【図２】 発明の実施の形態１におけるイミディエート
分岐の場合のパイプライン処理の動作を示す模式図であ
る。

【図３】 発明の実施の形態２におけるマイクロプロセ
ッサの全体構成を示すブロック図である。

【図４】 発明の実施の形態３におけるマイクロプロセ
ッサの全体構成を示すブロック図である。

【図５】 従来例におけるパイプライン処理の動作を示
す模式図である。

【図６】 従来例におけるマイクロプロセッサの全体構
成を示すブロック図である。

【図７】 従来例におけるパイプライン処理の動作を示
す模式図である。

【符号の説明】

１・・・デコーダ、２・・・データパス、２−１・・・
演算部、２−２・・・レジスタファイル、２−３・・・
プログラムカウンタ、２−４・・・アドレスユニット、
３・・・データバス、４・・・アドレスバス、５−１〜
５−９・・・双方向スイッチ、６−１〜６−１０・・・
バス、７−１〜７−４・・・制御バス。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 分岐命令と内部ベクタによる例外処理を
   行うマイクロプロセッサにおいて、 演算部の出力バスを経ることなく、デコーダからプログ
   ラムカウンタにイミデイエート値を直接セットするため
   のバスと、該バスと前記出力バスとを切り替えるスイッ
   チとを備えることを特徴とするマイクロプロセッサ。
2. 【請求項２】 分岐命令と内部ベクタによる例外処理を
   行うマイクロプロセッサにおいて、 演算部の出力バスを経ることなく、レジスタファイルか
   らプログラムカウンタにレジスタ値を直接セットするた
   めのバスと、該バスと前記出力バスとを切り替えるスイ
   ッチとを備えることを特徴とするマイクロプロセッサ。