JPH09101942A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH09101942A
JPH09101942A JP25972595A JP25972595A JPH09101942A JP H09101942 A JPH09101942 A JP H09101942A JP 25972595 A JP25972595 A JP 25972595A JP 25972595 A JP25972595 A JP 25972595A JP H09101942 A JPH09101942 A JP H09101942A
Authority
JP
Japan
Prior art keywords
interrupt
processing unit
central processing
input
operating state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25972595A
Other languages
English (en)
Inventor
Masateru Hayashida
正輝 林田
Ikufumi Yamada
郁文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP25972595A priority Critical patent/JPH09101942A/ja
Publication of JPH09101942A publication Critical patent/JPH09101942A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 マルチプロセッサシステムの効率を向上させ
る。 【解決手段】 中央処理装置32に、その動作状態を表
示する動作状態表示部11を設けるとともに、バスアダ
プタ33に、動作状態表示部からの動作状態情報を保持
する中央処理装置動作状態保持部12と、中央処理装置
動作状態保持部が保持する情報に基づいて割込受付可能
な中央処理装置を検索する割込先中央処理装置番号決定
部13とを設ける。入出力割込制御処理装置38は、割
込先中央処理装置番号保持部39が保持する番号の中央
処理装置の動作状態を動作状態情報保持部で確認し、R
UN状態であれば、割込先中央処理装置番号決定部が決
定した他のIDLE状態の中央処理装置に割込を発行す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチプロセッサ
システムに関する。
【0002】
【従来の技術】従来のマルチプロセッサシステムは、図
3に示すように、バス31に接続された複数の中央処理
装置32と、同じくバス31に接続されたバスアダプタ
33と、バスアダプタ33に接続された入出力装置34
とを有している。
【0003】各中央処理装置32は、入出力装置34に
対する割り込みを制御する割込処理部35と、割込処理
部35に制御され割込の発行を行うとともに、自装置に
付与されている装置番号の通知を行う割込発行部36
と、終了割込を受け付ける割込受付部37とを有してい
る。また、バスアダプタ33は、中央処理装置32から
の割込と入出力装置34からの割込の受付と伝達を行う
入出力割込制御処理部38と、割込を発行した中央処理
装置番号を保持する割込先中央処理装置番号保持部39
を有している。さらにまた、入出力装置34は、バスア
ダプタ33からの割込を受付、またバスアダプタ33へ
の割込の入出力制御を行う入出力割込制御部40と、入
出力処理を行う入出力処理部41とを有している。
【0004】以下、図4をも参照して従来のマルチプロ
セッサシステムの動作を説明する。まず、ある中央処理
装置32において、入出力装置34に対する割込の起動
要因が発生すると、割込処理部35が起動される。割込
処理部35は、割込発行部36に割込を指示する。割込
発行部36は、ステップB1で、入出力装置34に対す
割込をバス31を介してバスアダプタ33へ発行する。
同時に、割込発行部36は、自装置に割り当てられた装
置番号をバス31を介してバスアダプタ33へ通知し、
割込先中央処理装置番号保持部39に保持させる。
【0005】バスアダプタ33では、中央処理装置から
の割込を受けると、ステップB2で、その割込を入出力
装置34へ発行する。入出力装置34では、入出力割込
制御部40がバスアダプタ33からの割込を受付け、ス
テップB3で、入出力処理部41に、入出力処理を実行
させる。
【0006】入出力処理部41は、入出力処理を終了す
ると、入出力割込制御部40に対して終了割込を要求す
る。要求を受けた入出力割込制御部40は、ステップB
4でバスアダプタ33に対して終了割込を発行する。
【0007】入出力装置34からの終了割込を受け付け
たバスアダプタ33では、入出力割込制御処理部40
が、ステップB5で、割込先中央処理装置番号保持部3
9に保持された装置番号を読出し、その装置番号が付与
されている中央処理装置32の割込受付部37に対して
終了割込を発行する。
【0008】終了割込の対象となった中央処理装置32
では、割込処理部35がステップB6において、動作状
態の判断を行う。そして、その中央処理装置32が、I
DLE状態であれば、ステップB7で割込発行手段36
に終了割込を出力し、割込発行手段36は終了割込を受
け付ける。逆に、中央処理装置32が他の処理を実行中
(RUN状態)であれば、割込発行手段36は、ステッ
プS8で終了割込を保留する。
【0009】
【発明が解決しようとする課題】従来のマルチプロセッ
サでは、入出力装置から中央処理装置への終了割込は、
バスアダプタの割込先中央処理装置番号保持部に保持さ
れている番号の中央処理装置に対して行なっている。こ
のため、終了割込の宛先である中央処理装置が他の処理
を実行している場合には、その処理が終了するまで終了
割込が保留されてしまう。これでは、マルチプロセッサ
システムにおける並列処理の特徴を生かすことができな
いという問題点がある。
【0010】本発明は、終了割込の宛先である中央処理
装置が処理を実行中の場合、終了割込を他の中央処理装
置に発行して動作を終了し、システム全体の効率を向上
させることを目的とする。
【0011】
【課題を解決するための手段】本発明によれば、複数の
中央処理装置と、入出力装置と、前記複数の中央処理装
置に接続されたバスと、該バスと前記入出力装置との間
に接続されるバスアダプタとを有するマルチプロセッサ
システムにおいて、前記複数の中央処理装置が、それぞ
れ、各々の動作状態を前記バスアダプタへ通知する動作
状態表示手段を有し、前記バスアダプタが、前記動作状
態表示手段からの動作状態情報を保持する動作状態情報
保持手段と、該動作状態情報保持手段が保持する情報に
基づいて割込受付可能な中央処理装置を検索して割込先
を決定する割込先決定手段と、前記入出力装置から前記
複数の中央処理装置の内のいずれかに割込を行う場合
に、前記割込先決定手段が決定した中央処理装置に対し
て割込を発行する入出力割込制御処理手段とを有するこ
とを特徴とするマルチプロセッサシステムが得られる。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1に本発明のマルチプロ
セッサシステムの一形態を示す。ここで、従来のマルチ
プロセッサシステムと同一のものには同一番号を付し、
その説明を省略する。
【0013】図1のマルチプロセッサシステムでは、各
中央処理装置32が、それぞれの動作状態を示す動作状
態表示部11を有している。また、バスアダプタ33
は、バス31(あるいは1本の信号線、または各々を接
続する複数の信号線)を介して動作状態表示部に接続さ
れた中央処理装置動作状態保持部12と、この中央処理
装置動作状態保持部12に接続された割込先中央処理装
置番号決定部13とを有し、入出力割込制御処理部38
は、これら中央処理装置動作状態保持部12及び割込先
中央処理装置番号決定部13にも接続されている。
【0014】動作表示部11は、各中央処理装置がID
LE状態(割込受付可能状態)にあるのか、RAN状態
(割込受付不可能状態)にあるのかを表示する。そし
て、中央処理装置動作状態保持部12は、各動作表示部
11が表示する動作状態を保持する。割込先中央処理装
置番号決定部13は、中央処理装置動作状態保持部12
が保持する動作状態に基づいて、IDLE状態にある中
央処理装置を1つ選択し、その中央処理装置の番号を入
出力割込制御処理部38へ通知する。
【0015】以下、図2をも参照して図1のマルチプロ
セッサシステムの動作について説明する。まず、中央処
理装置32において入出力装置34への起動要因が発生
すると、従来同様、割込処理部35が起動される。そし
て、割込処理部35は、割込発行部36に対して割込通
知を発行する。割込発行部36は、割込処理部35から
の割込通知を受けると、ステップA1で、割込要因をバ
スアダプタ33の入出力割込制御処理部38に格納す
る。同時に割込発行部36は、自装置に付与された中央
処理装置番号を、バスアダプタ33の割込先中央処理装
置番号保持部39に保持させる。また、動作表示部11
は、中央処理装置32の動作状態を常時表示している。
【0016】入出力装置34の入出力割込制御処理部3
8は、バスアダプタ33の入出力割込制御処理部38か
らの割込を受け付けると、ステップA2で、入出力装置
34の入出力割込制御部40に対して割込を発行する。
割込を受け付けた入出力割込制御部40は、入出力処理
部41に対して入出力処理の実行を要求する。入出力処
理部41は、入出力割込制御部40からの要求に応じ
て、ステップA3で入出力処理を実行する。
【0017】入出力処理部41は、入出力処理が終了す
ると、入出力割込制御部40に対して入出力処理の終了
の割込要因を通知する。入出力割込制御部40は、終了
割込要因の通知を受けると、ステップA4で、バスアダ
プタ33の入出力割込制御処理部38に対して終了割込
を発行する。
【0018】入出力割込制御処理部38は、終了割込を
受けると、ステップA5で、割込先中央処理装置番号保
持部39に保持されている装置番号を読出し、その装置
番号に対応する動作状態を中央処理装置動作状態保持部
から検索する。検索の結果、ステップA6で、その中央
処理装置がIDLE状態であると判定されたならば、入
出力割込制御処理部38は、ステップA7で、バス31
を介して、その中央処理装置32に終了割込を発行す
る。
【0019】また、ステップA6で、その中央処理装置
がRUN状態であると判定されたならば、入出力割込制
御処理部38は、ステップA8で、割込先中央処理装置
番号決定部13からの装置番号を読み出す。割込先中央
処理装置番号決定部13からの装置番号が読み込めたな
らば、入出力割込制御処理部38は、ステップA9から
ステップA10へと進み、その装置番号に対応する中央
処理装置32に対して終了割込を発行する。割込先中央
処理装置番号決定部13からの装置番号が読み込めなか
ったならば、ステップA9で、全ての中央処理装置32
がRUN状態にあるものと判断して、ステップA8に戻
り、いずれかの中央処理装置32がIDLE状態になる
まで、終了割込の発行を保留する。
【0020】入出力割込制御処理部38からの終了割込
を受け取った中央処理装置32では、割込受付部37が
受け付けた終了割込が割込処理部35から割込発行部3
6へと入力され割込動作を終了する。
【0021】
【発明の効果】本発明によれば、中央処理装置に動作状
態表示手段を設け、かつバスアダプタに中央処理装置の
動作表示手段が表示する動作状態を保持する動作状態情
報保持手段と、動作状態情報保持手段が保持する情報に
基づいて割込受付可能な中央処理装置を検索する割込先
決定手段とを設けて、入出力装置から中央処理装置に割
込を行う場合に、IDLE状態の中央処理装置に対して
割込を発行するようにしたことで、全ての中央処理装置
がRUN状態にある場合を除いて、中央処理装置への割
込が保留されることがなくなり、処理動作の効率が向上
する。
【図面の簡単な説明】
【図1】本発明のマルチプロセッサシステムの一実施の
形態を示すブロック図である。
【図2】図1のマルチプロセッサシステムの動作を説明
するためのフローチャートである。
【図3】従来のマルチプロセッサシステムのブロック図
である。
【図4】図3のマルチプロセッサシステムの動作を説明
するためのフローチャートである。
【符号の説明】
11 動作状態表示部 12 中央処理装置動作状態保持部 13 割込先中央処理装置番号決定部 31 バス 32 中央処理装置 33 バスアダプタ 34 入出力装置 35 割込処理部 36 割込発行部 37 割込受付部 38 入出力割込制御処理部 39 割込先中央処理装置番号保持部 40 入出力割込制御部 41 入出力処理部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の中央処理装置と、入出力装置と、
    前記複数の中央処理装置に接続されたバスと、該バスと
    前記入出力装置との間に接続されるバスアダプタとを有
    するマルチプロセッサシステムにおいて、前記複数の中
    央処理装置が、それぞれ、各々の動作状態を前記バスア
    ダプタへ通知する動作状態表示手段を有し、前記バスア
    ダプタが、前記動作状態表示手段からの動作状態情報を
    保持する動作状態情報保持手段と、該動作状態情報保持
    手段が保持する情報に基づいて割込受付可能な中央処理
    装置を検索して割込先を決定する割込先決定手段と、前
    記入出力装置から前記複数の中央処理装置の内のいずれ
    かに割込を行う場合に、前記割込先決定手段が決定した
    中央処理装置に対して割込を発行する入出力割込制御処
    理手段とを有することを特徴とするマルチプロセッサシ
    ステム。
  2. 【請求項2】 前記バスアダプタが、前記入出力装置に
    対して割込を行った中央処理装置を示す装置番号を保持
    する装置番号保持手段を有し、前記入出力割込制御処理
    手段は、前記装置番号保持手段に保持された装置番号が
    示す前記中央処理装置が割込受付可であれば該中央処理
    装置に、割込受付不可であれば前記割込先決定手段が決
    定した前記中央処理装置に対して割込を発行することを
    特徴とする請求項1のマルチプロセッサシステム。
  3. 【請求項3】 前記複数の中央処理装置が、それぞれ、
    前記入出力装置に対する割込制御処理を実行して入出力
    割込要因の起動を出力する割込処理手段と、該割込処理
    手段から受け取った前記入出力割込要因の起動を前記入
    出力装置へ発行する割込手段と、前記入出力装置からの
    割込を受け付ける割込受付手段とを有し、前記入出力装
    置が、入出力処理を行う入出力処理部と、前記割込手段
    からの割込を前記バスアダプタを介して受け付けて前記
    入出力処理部に入出力処理命令の実行を要求するととも
    に、前記入出力処理部からの割込をバスアダプタに要求
    する入出力割込制御手段とを有することを特徴とする請
    求項1または2のマルチプロセッサシステム。
JP25972595A 1995-10-06 1995-10-06 マルチプロセッサシステム Withdrawn JPH09101942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25972595A JPH09101942A (ja) 1995-10-06 1995-10-06 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25972595A JPH09101942A (ja) 1995-10-06 1995-10-06 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH09101942A true JPH09101942A (ja) 1997-04-15

Family

ID=17338088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25972595A Withdrawn JPH09101942A (ja) 1995-10-06 1995-10-06 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH09101942A (ja)

Similar Documents

Publication Publication Date Title
US5701495A (en) Scalable system interrupt structure for a multi-processing system
US20030110336A1 (en) Method and apparatus for interrupt redirection for arm processors
JPH04256030A (ja) 情報処理装置の割り込み方式
JPH07105031A (ja) 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置
JP3490473B2 (ja) プロセッサ間通信システム
US6061757A (en) Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts
JPH09101942A (ja) マルチプロセッサシステム
US20020087775A1 (en) Apparatus and method for interrupt delivery
JPH09218859A (ja) マルチプロセッサ制御システム
JPH0594421A (ja) 情報伝送装置
JPH056333A (ja) マルチプロセサシステム
JPH03210654A (ja) 分散制御処理装置
JPH02240758A (ja) 割込ベクタ制御方式
EP1249757B1 (en) Interrupt throttling for inter-processor communications
JPH02166548A (ja) 共通バス制御方式
JPS6136850A (ja) 入出力割込通知方式
JPH0789327B2 (ja) 情報処理システム
JPH06208530A (ja) 拡張記憶制御装置
JPH09507939A (ja) マルチプロセッサ・システムにおける入出力オペレーションの実行
JPH03245255A (ja) マルチプロセッサシステムの入出力割込み制御方式
JPH1021100A (ja) 複数トランザクション処理システムの共有方式
JPH08249295A (ja) メッセージ制御装置
JPH04354047A (ja) 負荷分散制御方式
JPH0675780A (ja) 割込み制御装置
JPH03223955A (ja) 情報処理システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107