JPH09120973A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09120973A JPH09120973A JP27732595A JP27732595A JPH09120973A JP H09120973 A JPH09120973 A JP H09120973A JP 27732595 A JP27732595 A JP 27732595A JP 27732595 A JP27732595 A JP 27732595A JP H09120973 A JPH09120973 A JP H09120973A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- package
- bonding pads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ボンディングワイヤーの短絡事故を防止し、種
々の大きさの半導体チップに対応したパッケージを共通
化することができる半導体装置およびその製造方法を提
供する。 【解決手段】アダプター部材４０，５０を介して、半導
体チップ２０，３０のボンディングパッド２３，３３と
内部端子１３の先端部分とを第１および第２のボンディ
ングワイヤー２，３により接続する。大きい半導体チッ
プ２０の場合はＹ方向の配列ピッチが大きい第１のボン
ディングパッド４１を有するアダプター部材４０を用
い、小さい半導体チップ３０の場合はＹ方向の配列ピッ
チが小さい第１のボンディングパッド５１を有するアダ
プター部材５０を用い、ボンディングワイヤーがなるべ
くＸ方向に延長するように配慮する。
々の大きさの半導体チップに対応したパッケージを共通
化することができる半導体装置およびその製造方法を提
供する。 【解決手段】アダプター部材４０，５０を介して、半導
体チップ２０，３０のボンディングパッド２３，３３と
内部端子１３の先端部分とを第１および第２のボンディ
ングワイヤー２，３により接続する。大きい半導体チッ
プ２０の場合はＹ方向の配列ピッチが大きい第１のボン
ディングパッド４１を有するアダプター部材４０を用
い、小さい半導体チップ３０の場合はＹ方向の配列ピッ
チが小さい第１のボンディングパッド５１を有するアダ
プター部材５０を用い、ボンディングワイヤーがなるべ
くＸ方向に延長するように配慮する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特にたがいに大きさの異なる複数
種類の半導体チップを同一の大きさのパッケージに収納
することができる半導体装置およびその製造方法に関す
る。
の製造方法に係わり、特にたがいに大きさの異なる複数
種類の半導体チップを同一の大きさのパッケージに収納
することができる半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】従来より半導体チップの大きさに合わせ
てパッケージを用意するのが一般的であった。したがっ
て、半導体チップの一方向に配列するボンディングパッ
ドとパッケージの一方向に配列するパッケージ電極とを
ボンディングワイヤーで順に接続するタイプどうしであ
っても、半導体チップの大きさが異なるごとに少なくと
もパッケージ内部端子や半導体チップ搭載部の大きさが
異なるパッケージをそれぞれ用意する。例えば、半導体
チップが横方向に１ｍｍずつ５ｍｍ〜１４ｍｍ変化しま
た縦方向にも１ｍｍずつ５ｍｍ〜１４ｍｍずつ変化する
ような場合、１０×１０＝１００種類のパッケージを必
要としストックしておかなければならない。
てパッケージを用意するのが一般的であった。したがっ
て、半導体チップの一方向に配列するボンディングパッ
ドとパッケージの一方向に配列するパッケージ電極とを
ボンディングワイヤーで順に接続するタイプどうしであ
っても、半導体チップの大きさが異なるごとに少なくと
もパッケージ内部端子や半導体チップ搭載部の大きさが
異なるパッケージをそれぞれ用意する。例えば、半導体
チップが横方向に１ｍｍずつ５ｍｍ〜１４ｍｍ変化しま
た縦方向にも１ｍｍずつ５ｍｍ〜１４ｍｍずつ変化する
ような場合、１０×１０＝１００種類のパッケージを必
要としストックしておかなければならない。
【０００３】このようなことはパッケージのストック量
が増加して不経済である。
が増加して不経済である。
【０００４】そこで大きさがたがいに異なる半導体チッ
プに対して同一のパッケージで対処する図４に示すよう
な技術が考えられた。
プに対して同一のパッケージで対処する図４に示すよう
な技術が考えられた。
【０００５】図４（Ａ）はパッケージ１０に大きな平面
積の半導体チップ２０を収納した場合を示す平面図であ
り、図４（Ｂ）は図４（Ａ）と同一種類のパッケージ１
０に半導体チップ２０より小さい平面積の半導体チップ
３０を収納した場合を示す平面図である。
積の半導体チップ２０を収納した場合を示す平面図であ
り、図４（Ｂ）は図４（Ａ）と同一種類のパッケージ１
０に半導体チップ２０より小さい平面積の半導体チップ
３０を収納した場合を示す平面図である。
【０００６】パッケージ１０において、半導体チップ搭
載部１２の近傍に台座部１１が設けられ、そこから半導
体チップ搭載部１２に向って、Ｙ方向に先端部分を配列
した複数のパッケージの内部端子１３が形成されてい
る。
載部１２の近傍に台座部１１が設けられ、そこから半導
体チップ搭載部１２に向って、Ｙ方向に先端部分を配列
した複数のパッケージの内部端子１３が形成されてい
る。
【０００７】図４（Ａ）の半導体装置において、パッケ
ージ１０の半導体チップ搭載部１２上に搭載された半導
体チップ２０の周辺領域にＹ方向に配列する複数のボン
ディングパッド２３が形成され、ボンディングワイヤー
１により順にそれぞれの内部端子１３とボンディングパ
ッド２３とが接続されている。
ージ１０の半導体チップ搭載部１２上に搭載された半導
体チップ２０の周辺領域にＹ方向に配列する複数のボン
ディングパッド２３が形成され、ボンディングワイヤー
１により順にそれぞれの内部端子１３とボンディングパ
ッド２３とが接続されている。
【０００８】一方、図４（Ｂ）の半導体装置において、
半導体チップ２０より小さい半導体チップ３０がパッケ
ージ１０の半導体チップ搭載部１２上に搭載され、この
半導体チップ３０の周辺領域にＹ方向に配列形成された
複数のボンディングパッド３３と内部端子１３とがボン
ディングワイヤー１により順に接続されている。
半導体チップ２０より小さい半導体チップ３０がパッケ
ージ１０の半導体チップ搭載部１２上に搭載され、この
半導体チップ３０の周辺領域にＹ方向に配列形成された
複数のボンディングパッド３３と内部端子１３とがボン
ディングワイヤー１により順に接続されている。
【０００９】このようにすればたがいに異なる大きさの
半導体チップに対して同一のパッケージで対処してそれ
ぞれの半導体装置を構成しているから、小品種多量生産
によるパッケージの低廉化を図ることができ、この点か
らは経済的である。
半導体チップに対して同一のパッケージで対処してそれ
ぞれの半導体装置を構成しているから、小品種多量生産
によるパッケージの低廉化を図ることができ、この点か
らは経済的である。
【００１０】
【発明が解決しようとする課題】ここで図４（Ａ）のよ
うに半導体チップ２０が大きい場合は、パッケージの内
部端子１３とそれにボンディングワイヤー１により接続
されるボンディングパッド２３とは全ての組合わせにお
いて、略同じＹ座標に近づけて位置させることができ、
これにより全てのボンディングワイヤー１が略Ｘ方向に
延在するから問題を生じない。
うに半導体チップ２０が大きい場合は、パッケージの内
部端子１３とそれにボンディングワイヤー１により接続
されるボンディングパッド２３とは全ての組合わせにお
いて、略同じＹ座標に近づけて位置させることができ、
これにより全てのボンディングワイヤー１が略Ｘ方向に
延在するから問題を生じない。
【００１１】しかしながら図４（Ｂ）のように半導体チ
ップ３０が小さい場合は、パッケージ電極１３とそれに
ボンディングワイヤー１により接続されるボンディング
パッド３３との組合わせにおいて、Ｙ方向における外側
に位置するものはパッケージの内部端子１３のＹ座標と
半導体チップのボンディングパッド３３のＹ座標とが大
きく異なり、これにより両者を接続するボンディングワ
イヤー１ＥがＸ方向に対して角度θで傾斜して延在する
から、隣接して内側に位置するパッケージの内部端子１
３の先端部のエッジ１３Ｅにボンディングワイヤー１Ｅ
が近づきに短絡事故が発生する状態となる。実際の種々
の製品を検討すると角度θが２０°より大きくなった場
合に上記短絡事故の発生確率が急に高くなるが、図４に
示すようなパッケージを共通化する従来技術では、
（Ｂ）のように角度θすなわち鋭角θが２０°より大き
い構造の半導体装置となり上記短絡事故やボンディング
ァイヤー間が狭くなることに起因するボンディングワイ
ヤー間の短絡事故による不良率が高くなってしまう。
ップ３０が小さい場合は、パッケージ電極１３とそれに
ボンディングワイヤー１により接続されるボンディング
パッド３３との組合わせにおいて、Ｙ方向における外側
に位置するものはパッケージの内部端子１３のＹ座標と
半導体チップのボンディングパッド３３のＹ座標とが大
きく異なり、これにより両者を接続するボンディングワ
イヤー１ＥがＸ方向に対して角度θで傾斜して延在する
から、隣接して内側に位置するパッケージの内部端子１
３の先端部のエッジ１３Ｅにボンディングワイヤー１Ｅ
が近づきに短絡事故が発生する状態となる。実際の種々
の製品を検討すると角度θが２０°より大きくなった場
合に上記短絡事故の発生確率が急に高くなるが、図４に
示すようなパッケージを共通化する従来技術では、
（Ｂ）のように角度θすなわち鋭角θが２０°より大き
い構造の半導体装置となり上記短絡事故やボンディング
ァイヤー間が狭くなることに起因するボンディングワイ
ヤー間の短絡事故による不良率が高くなってしまう。
【００１２】またこのようにパッケージの共通化でなく
とも、多ピン化や半導体チップの小型化の場合も図４
（Ｂ）のような構造となり、同様の問題を生じる。
とも、多ピン化や半導体チップの小型化の場合も図４
（Ｂ）のような構造となり、同様の問題を生じる。
【００１３】したがって本発明の目的は、種々の大きさ
の半導体チップに対応したパッケージ本体を共通化する
ことによりパッケージの低廉化を図ることができ、ある
いは多ピン化や半導体チップの小型化に対応することが
でき、かつ、ボンディングワイヤーと隣接するパッケー
ジの内部端子の先端部との短絡事故やボンディングワイ
ヤー間の短絡事故を防止した半導体装置を提供すること
である。
の半導体チップに対応したパッケージ本体を共通化する
ことによりパッケージの低廉化を図ることができ、ある
いは多ピン化や半導体チップの小型化に対応することが
でき、かつ、ボンディングワイヤーと隣接するパッケー
ジの内部端子の先端部との短絡事故やボンディングワイ
ヤー間の短絡事故を防止した半導体装置を提供すること
である。
【００１４】本発明の他の目的は、上記半導体装置を有
効に得ることができる製造方法を提供することである。
効に得ることができる製造方法を提供することである。
【００１５】
【課題を解決するための手段】本発明の特徴は、第１の
方向に配列する複数のボンディングパッドを有してパッ
ケージ上に搭載された半導体チップと、前記第１の方向
に配列した先端部分を有する、前記パッケージの複数の
内部端子と、前記第１の方向に配列する複数の第１のボ
ンディングパッドおよび複数の第２のボンディングパッ
ドならびに該第１および第２のボンディングパッド間を
それぞれ接続する手段を有して前記半導体チップと前記
内部端子との間に配設されたアダプター部材と、前記半
導体チップのボンディングパッドのそれぞれとこれに対
応する前記第１のボンディングパッドとを接続する第１
のボンディングワイヤーと、前記内部端子のそれぞれと
これに対応する前記第２のボンディングパッドとを接続
する第２のボンディングワイヤーとを具備する半導体装
置にある。
方向に配列する複数のボンディングパッドを有してパッ
ケージ上に搭載された半導体チップと、前記第１の方向
に配列した先端部分を有する、前記パッケージの複数の
内部端子と、前記第１の方向に配列する複数の第１のボ
ンディングパッドおよび複数の第２のボンディングパッ
ドならびに該第１および第２のボンディングパッド間を
それぞれ接続する手段を有して前記半導体チップと前記
内部端子との間に配設されたアダプター部材と、前記半
導体チップのボンディングパッドのそれぞれとこれに対
応する前記第１のボンディングパッドとを接続する第１
のボンディングワイヤーと、前記内部端子のそれぞれと
これに対応する前記第２のボンディングパッドとを接続
する第２のボンディングワイヤーとを具備する半導体装
置にある。
【００１６】本発明の他の特徴は、半導体チップをパッ
ケージに収容し、前記半導体チップの第１の方向に配列
する複数のボンディングパッドと前記パッケージの複数
の内部端子の前記第１の方向に配列する先端部分とをそ
れぞれ電気的に接続する半導体装置の製造方法におい
て、複数の第１のボンディングパッドおよび複数の第２
のボンディングパッドならびに前記第１および第２のボ
ンディングパッド間をそれぞれ接続する配線層を有する
アダプター部材を前記半導体チップと前記内部端子との
間に載置し、前記半導体チップの複数のボンディングパ
ッドのそれぞれとこれに対応する前記アダプター部材の
前記第１のボンディングパッドとをそれぞれ第１のボン
ディングワイヤーで接続し、前記パッケージの複数の前
記内部端子の先端部分のそれぞれとこれに対応する前記
アダプター部材の前記第２のボンディングパッドとをそ
れぞれ第２のボンディングワイヤーで接続する半導体装
置の製造方法にある。ここで、前記第１のボンディング
パッドの配列ピッチ寸法が異なる前記アダプター部材の
複数種類を用意し、パッケージ上で前記半導体チップの
ボンディングパッドと前記第１のボンディングパッドと
の前記第１の方向における位置がなるべく一致するアダ
プター部材を前記複数種類のアダプター部材から選択し
て用いることが好ましい。
ケージに収容し、前記半導体チップの第１の方向に配列
する複数のボンディングパッドと前記パッケージの複数
の内部端子の前記第１の方向に配列する先端部分とをそ
れぞれ電気的に接続する半導体装置の製造方法におい
て、複数の第１のボンディングパッドおよび複数の第２
のボンディングパッドならびに前記第１および第２のボ
ンディングパッド間をそれぞれ接続する配線層を有する
アダプター部材を前記半導体チップと前記内部端子との
間に載置し、前記半導体チップの複数のボンディングパ
ッドのそれぞれとこれに対応する前記アダプター部材の
前記第１のボンディングパッドとをそれぞれ第１のボン
ディングワイヤーで接続し、前記パッケージの複数の前
記内部端子の先端部分のそれぞれとこれに対応する前記
アダプター部材の前記第２のボンディングパッドとをそ
れぞれ第２のボンディングワイヤーで接続する半導体装
置の製造方法にある。ここで、前記第１のボンディング
パッドの配列ピッチ寸法が異なる前記アダプター部材の
複数種類を用意し、パッケージ上で前記半導体チップの
ボンディングパッドと前記第１のボンディングパッドと
の前記第１の方向における位置がなるべく一致するアダ
プター部材を前記複数種類のアダプター部材から選択し
て用いることが好ましい。
【００１７】さらに上記半導体装置およびその製造方法
において、全ての前記第１のボンディングワイヤーおよ
び全ての前記第２のボンディングワイヤーはその平面形
状において、前記第１の方向と直角方向の第２の方向と
なす鋭角度が２０°以内であることが好ましい。また前
記パッケージはＰＧＡ（ピングリッドアレイ）タイプの
パッケージであることができる。
において、全ての前記第１のボンディングワイヤーおよ
び全ての前記第２のボンディングワイヤーはその平面形
状において、前記第１の方向と直角方向の第２の方向と
なす鋭角度が２０°以内であることが好ましい。また前
記パッケージはＰＧＡ（ピングリッドアレイ）タイプの
パッケージであることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
明する。
【００１９】図１は本発明の第１の実施の形態を示す図
であり、同一の形状、構成を有するパッケージ１０に、
大きい面積の半導体チップ２０を収容した半導体装置の
平面図（Ａ）と、半導体チップ２０より小さい面積の半
導体チップ３０を収容した半導体装置の平面図（Ｂ）で
ある。
であり、同一の形状、構成を有するパッケージ１０に、
大きい面積の半導体チップ２０を収容した半導体装置の
平面図（Ａ）と、半導体チップ２０より小さい面積の半
導体チップ３０を収容した半導体装置の平面図（Ｂ）で
ある。
【００２０】パッケージ１０において、半導体チップ搭
載部１２の近傍に台座部１１が設けられ、そこから半導
体チップ搭載部１２に向って複数の内部端子１３が形成
されている。そしてこの複数の内部端子はＹ方向に先端
部分を配列している。
載部１２の近傍に台座部１１が設けられ、そこから半導
体チップ搭載部１２に向って複数の内部端子１３が形成
されている。そしてこの複数の内部端子はＹ方向に先端
部分を配列している。
【００２１】図１（Ａ）の半導体装置において、パッケ
ージ１０の半導体チップ搭載部１２上に接着材により固
着搭載された半導体チップ２０の周辺領域にＹ方向（第
１の方向）に配列する複数のボンディングパッド２３が
形成されている。
ージ１０の半導体チップ搭載部１２上に接着材により固
着搭載された半導体チップ２０の周辺領域にＹ方向（第
１の方向）に配列する複数のボンディングパッド２３が
形成されている。
【００２２】そして接着材によりパッケージに固着され
たアダプター部材４０が半導体チップ２０とパッケージ
の内部端子１３の先端部分との間に設けられている。
たアダプター部材４０が半導体チップ２０とパッケージ
の内部端子１３の先端部分との間に設けられている。
【００２３】このアダプター部材４０はプリント基板ま
たは単層もしくは積層セラミック板の構成となってお
り、その表面にはＹ方向に配列する複数の第１のボンデ
ィングパッド４１および複数の第２のボンディングパッ
ド４２が形成され、半導体チップ側の第１のボンディン
グパッド４１はそれぞれ対応する半導体チップのボンデ
ィングパッド２３と同じＹ座標になっており、内部端子
１３側の第２のボンディングパッド４２はそれぞれ対応
する内部端子１３と同じＹ座標になっている。またそれ
ぞれの第１のボンディングパッド４１はそれに対応する
第２のボンディングパッド４２と配線層６により接続さ
れている。この配線層６はアダプター部材４０の表面も
しくは内部に形成することができ、あるいはたがいに多
層構造で形成することもできる。
たは単層もしくは積層セラミック板の構成となってお
り、その表面にはＹ方向に配列する複数の第１のボンデ
ィングパッド４１および複数の第２のボンディングパッ
ド４２が形成され、半導体チップ側の第１のボンディン
グパッド４１はそれぞれ対応する半導体チップのボンデ
ィングパッド２３と同じＹ座標になっており、内部端子
１３側の第２のボンディングパッド４２はそれぞれ対応
する内部端子１３と同じＹ座標になっている。またそれ
ぞれの第１のボンディングパッド４１はそれに対応する
第２のボンディングパッド４２と配線層６により接続さ
れている。この配線層６はアダプター部材４０の表面も
しくは内部に形成することができ、あるいはたがいに多
層構造で形成することもできる。
【００２４】そしてそれぞれの第１のボンディングパッ
ド４１と対応する半導体チップのボンディングパッド２
３とを第１のボンディングワイヤー２により接続する
が、第１のボンディングパッド４１と対応する半導体チ
ップのボンディングパッド２３とは全ての対において同
一のＹ座標に位置しているから全ての第１のボンディン
グワイヤー２は平面形状で略Ｘ方向（第２の方向）に延
在する。
ド４１と対応する半導体チップのボンディングパッド２
３とを第１のボンディングワイヤー２により接続する
が、第１のボンディングパッド４１と対応する半導体チ
ップのボンディングパッド２３とは全ての対において同
一のＹ座標に位置しているから全ての第１のボンディン
グワイヤー２は平面形状で略Ｘ方向（第２の方向）に延
在する。
【００２５】同様に、それぞれの第２のボンディングパ
ッド４２と対応する内部端子１３とを第２のボンディン
グワイヤー３により接続するが、第２のボンディングパ
ッド４２と対応する内部端子１３とは全ての対において
同一のＹ座標に位置しているから全ての第２のボンディ
ングワイヤー３は平面形状で略Ｘ方向に延在する。
ッド４２と対応する内部端子１３とを第２のボンディン
グワイヤー３により接続するが、第２のボンディングパ
ッド４２と対応する内部端子１３とは全ての対において
同一のＹ座標に位置しているから全ての第２のボンディ
ングワイヤー３は平面形状で略Ｘ方向に延在する。
【００２６】そしてこの図１（Ａ）の例では、大きい半
導体チップ２０のそれぞれのボンディングパッド２３と
内部端子１３とが略同一のＹ座標となっているから、そ
れぞれの配線層６も略Ｘ方向に延在している。
導体チップ２０のそれぞれのボンディングパッド２３と
内部端子１３とが略同一のＹ座標となっているから、そ
れぞれの配線層６も略Ｘ方向に延在している。
【００２７】このようなパッケージ１０に小さい面積の
半導体チップ３０を収容する場合は、図１（Ｂ）に示す
ように、異なる形状構成のアダプター部材５０を用い
る。
半導体チップ３０を収容する場合は、図１（Ｂ）に示す
ように、異なる形状構成のアダプター部材５０を用い
る。
【００２８】すなわち図１（Ｂ）の半導体装置におい
て、パッケージ１０の半導体チップ搭載部１２上に接着
材により固着搭載された小面積の半導体チップ３０の周
辺領域にＹ方向に配列する複数のボンディングパッド３
３が形成されている。半導体チップ３０の面積が半導体
チップ２０の面積より小であるから、同一数のボンディ
ングパッドの形成の場合、半導体チップ３０のボンディ
ングパッド３３のピッチは半導体チップ２０のボンディ
ングパッド２３のピッチより小となり、ボンディングパ
ッド３３と内部端子１３とのＹ座標が一致しない。
て、パッケージ１０の半導体チップ搭載部１２上に接着
材により固着搭載された小面積の半導体チップ３０の周
辺領域にＹ方向に配列する複数のボンディングパッド３
３が形成されている。半導体チップ３０の面積が半導体
チップ２０の面積より小であるから、同一数のボンディ
ングパッドの形成の場合、半導体チップ３０のボンディ
ングパッド３３のピッチは半導体チップ２０のボンディ
ングパッド２３のピッチより小となり、ボンディングパ
ッド３３と内部端子１３とのＹ座標が一致しない。
【００２９】そこでアダプター５０を、アダプター４０
の代りに、接着材によりパッケージに固着して半導体チ
ップ３０とパッケージの内部端子１３の先端部分との間
に設ける。
の代りに、接着材によりパッケージに固着して半導体チ
ップ３０とパッケージの内部端子１３の先端部分との間
に設ける。
【００３０】このアダプター部材５０もプリント基板ま
たは単層もしくは積層セラミック板の構成となってお
り、その表面にはＹ方向に配列する複数の第１のボンデ
ィングパッド５１および複数の第２のボンディングパッ
ド５２が形成され、半導体チップ側の第１のボンディン
グパッド５１はそれぞれ対応する半導体チップのボンデ
ィングパッド２３と同じＹ座標になるように小ピッチで
配列され、内部端子１３側の第２のボンディングパッド
５２はそれぞれ対応する内部端子１３と同じＹ座標にな
っている。またそれぞれの第１のボンディングパッド５
１はそれに対応する第２のボンディングパッド５２と単
層もしくは多層構造の配線層６により接続されている
が、この図１（Ｂ）の例では、図に示すように、ピッチ
が小の第１のボンディングパッド５１側からピッチが大
の第２のボンディングパッド５２側に拡大した分布を有
して複数の配線層６が延在形成している。
たは単層もしくは積層セラミック板の構成となってお
り、その表面にはＹ方向に配列する複数の第１のボンデ
ィングパッド５１および複数の第２のボンディングパッ
ド５２が形成され、半導体チップ側の第１のボンディン
グパッド５１はそれぞれ対応する半導体チップのボンデ
ィングパッド２３と同じＹ座標になるように小ピッチで
配列され、内部端子１３側の第２のボンディングパッド
５２はそれぞれ対応する内部端子１３と同じＹ座標にな
っている。またそれぞれの第１のボンディングパッド５
１はそれに対応する第２のボンディングパッド５２と単
層もしくは多層構造の配線層６により接続されている
が、この図１（Ｂ）の例では、図に示すように、ピッチ
が小の第１のボンディングパッド５１側からピッチが大
の第２のボンディングパッド５２側に拡大した分布を有
して複数の配線層６が延在形成している。
【００３１】そしてそれぞれのアダプター部材５０の第
１のボンディングパッド５１と対応する半導体チップの
ボンディングパッド３３とを第１のボンディングワイヤ
ー２により接続するが、小ピッチの第１のボンディング
パッド５１と対応する半導体チップの小ピッチのボンデ
ィングパッド３３とは全ての対において同一のＹ座標に
位置しているから全ての第１のボンディングワイヤー２
は平面形状で略Ｘ方向に延在する。
１のボンディングパッド５１と対応する半導体チップの
ボンディングパッド３３とを第１のボンディングワイヤ
ー２により接続するが、小ピッチの第１のボンディング
パッド５１と対応する半導体チップの小ピッチのボンデ
ィングパッド３３とは全ての対において同一のＹ座標に
位置しているから全ての第１のボンディングワイヤー２
は平面形状で略Ｘ方向に延在する。
【００３２】また図１（Ａ）と同様に、それぞれの第２
のボンディングパッド５２と対応する内部端子１３とを
第２のボンディングワイヤー３により接続するが、第２
のボンディングパッド５２と対応する内部端子１３とは
全ての対において同一のＹ座標に位置しているから全て
の第２のボンディングワイヤー３は平面形状で略Ｘ方向
に延在する。
のボンディングパッド５２と対応する内部端子１３とを
第２のボンディングワイヤー３により接続するが、第２
のボンディングパッド５２と対応する内部端子１３とは
全ての対において同一のＹ座標に位置しているから全て
の第２のボンディングワイヤー３は平面形状で略Ｘ方向
に延在する。
【００３３】このように同一のパッケージ１０を用いて
たがいに大きさの異なる半導体チップ２０，３０を収容
するに際し、半導体チップ２０の場合はアダプター４０
を採用し半導体チップ３０の場合はアダプター５０を採
用することにより、いずれの半導体装置においてもボン
ディングワイヤー２，３が略Ｘ方向に延長することがで
きるから、隣接する内部端子１３のエッジとの短絡事故
の発生を防止することができる。
たがいに大きさの異なる半導体チップ２０，３０を収容
するに際し、半導体チップ２０の場合はアダプター４０
を採用し半導体チップ３０の場合はアダプター５０を採
用することにより、いずれの半導体装置においてもボン
ディングワイヤー２，３が略Ｘ方向に延長することがで
きるから、隣接する内部端子１３のエッジとの短絡事故
の発生を防止することができる。
【００３４】図２および図３はそれぞれ本発明の第２お
よび第３の実施の形態としのＰＧＡ型半導体装置を示す
図であり、それぞれにおいて（Ａ）は平面図、（Ｂ）は
断面図である。尚、図２および図３において図１と同一
もしくは類似の箇所ならびに図２と図３どうしの同一も
しくは類似の箇所は同一の符号で示してあるから重複す
る説明は省略する。
よび第３の実施の形態としのＰＧＡ型半導体装置を示す
図であり、それぞれにおいて（Ａ）は平面図、（Ｂ）は
断面図である。尚、図２および図３において図１と同一
もしくは類似の箇所ならびに図２と図３どうしの同一も
しくは類似の箇所は同一の符号で示してあるから重複す
る説明は省略する。
【００３５】ピングリッドアレイ状態にパッケージ本体
から外部端子１５を導出する図２において、ボンディン
グパッド７３がＹ方向に配列形成された半導体チップ７
０とパッケージ１０の内部端子１３との間にプリント基
板等のアダプター部材６０がパッケージ１０に固着して
設けられている。このアダプター部材６０のＹ方向に配
列する複数の第１のボンディングパッド６１のピッチは
半導体チップのボンディングパッド７３のピッチより少
し大きくなっており、これにより第１のボンディングパ
ッド６１と半導体チップのボンディングパッド７３のＹ
座標が少しずれているが、その差による第１のボンディ
ングワイヤー２のＸ方向に対する傾斜角度θ1 、すなわ
ち第１のボンディングパッド６１と半導体チップのボン
ディングパッド７３とを結ぶ直線とＸ方向（第２の方
向）のなす鋭角度θ1 は全ての組合わせにおいて２０°
以下である。
から外部端子１５を導出する図２において、ボンディン
グパッド７３がＹ方向に配列形成された半導体チップ７
０とパッケージ１０の内部端子１３との間にプリント基
板等のアダプター部材６０がパッケージ１０に固着して
設けられている。このアダプター部材６０のＹ方向に配
列する複数の第１のボンディングパッド６１のピッチは
半導体チップのボンディングパッド７３のピッチより少
し大きくなっており、これにより第１のボンディングパ
ッド６１と半導体チップのボンディングパッド７３のＹ
座標が少しずれているが、その差による第１のボンディ
ングワイヤー２のＸ方向に対する傾斜角度θ1 、すなわ
ち第１のボンディングパッド６１と半導体チップのボン
ディングパッド７３とを結ぶ直線とＸ方向（第２の方
向）のなす鋭角度θ1 は全ての組合わせにおいて２０°
以下である。
【００３６】同様に、アダプター部材６０の第２のボン
ディングパッド６２とパッケージ１０の内部端子１３の
先端部分のＹ座標が少しずれているが、その差による第
２のボンディングワイヤー３のＸ方向に対する傾斜角度
θ2 、すなわち第２のボンディングパッド６２と内部端
子１３の先端部分とを結ぶ直線とＸ方向（第２の方向）
のなす鋭角度θ2 は全ての組合わせにおいて２０°以下
である。
ディングパッド６２とパッケージ１０の内部端子１３の
先端部分のＹ座標が少しずれているが、その差による第
２のボンディングワイヤー３のＸ方向に対する傾斜角度
θ2 、すなわち第２のボンディングパッド６２と内部端
子１３の先端部分とを結ぶ直線とＸ方向（第２の方向）
のなす鋭角度θ2 は全ての組合わせにおいて２０°以下
である。
【００３７】したがってボンディングワイヤー２，３が
隣りのボンディングパッドや内部端子と短絡する事故は
発生しない。
隣りのボンディングパッドや内部端子と短絡する事故は
発生しない。
【００３８】さらに図２ではアダプター部材の配線層は
表面配線層６Ａと内部配線層６Ｂから構成され、両者が
交互に設けられている。したがってアダプター部材６０
の配線層の密度が高い場合にこのような構成が有利とな
る。
表面配線層６Ａと内部配線層６Ｂから構成され、両者が
交互に設けられている。したがってアダプター部材６０
の配線層の密度が高い場合にこのような構成が有利とな
る。
【００３９】図３の半導体装置は、図２の配線層６Ａ，
６Ｂの接続を変更したものである。図３によれば、内部
端子１３からの配線の順番を前後に入れ変えて半導体チ
ップのボンディングパッドに接続することができるか
ら、このような半導体チップをを収容する半導体装置に
適用することができる。もちろん図３においても、配列
する全ての第１のボンディングワイヤー２の鋭角度θ1
は２０°以下にし、配列する全ての第２のボンディング
ワイヤー３の鋭角度θ2 も２０°以下にする必要があ
る。
６Ｂの接続を変更したものである。図３によれば、内部
端子１３からの配線の順番を前後に入れ変えて半導体チ
ップのボンディングパッドに接続することができるか
ら、このような半導体チップをを収容する半導体装置に
適用することができる。もちろん図３においても、配列
する全ての第１のボンディングワイヤー２の鋭角度θ1
は２０°以下にし、配列する全ての第２のボンディング
ワイヤー３の鋭角度θ2 も２０°以下にする必要があ
る。
【００４０】上記図１乃至図３の実施の形態では半導体
チップの一辺側のみについて説明したが、対向する他の
辺側についても同様であり、また半導体チップの四辺の
それぞれに沿ってボンディングパッドが配列してある場
合は四辺全ての辺側について同様である。また本発明は
ＰＧＡ型パッケージ以外のパッケージにも適用すること
ができる。
チップの一辺側のみについて説明したが、対向する他の
辺側についても同様であり、また半導体チップの四辺の
それぞれに沿ってボンディングパッドが配列してある場
合は四辺全ての辺側について同様である。また本発明は
ＰＧＡ型パッケージ以外のパッケージにも適用すること
ができる。
【００４１】
【発明の効果】以上説明したように本発明によれば、半
導体チップのボンディングパッドと内部端子とを電気的
に接続するに際し、半導体チップと内部端子との間にア
ダプター部材を設け、このアダプター部材のＹ方向に配
列する第１のボンディングパッドと半導体チップのＹ方
向に配列するボンディングパッドとを第１のボンディン
グワイヤーで接続し、Ｙ方向に配列する内部端子の先端
部分とアダプター部材のＹ方向に配列する第２のボンデ
ィングパッドとを第２のボンディングワイヤーで接続す
るようにしたから、アダプター部材の第１および第２の
ボンディングパッドのＹ方向の位置と半導体チップのボ
ンディングパッドおよび内部端子の先端部分のＹ方向の
位置とのそれぞれの差を小にするようにすることにより
第１および第２のボンディングワイヤーのＸ方向に対す
る鋭角θを、好ましくは２０°以下と小とすることがで
き、これによりボンディングワイヤーと隣接する内部端
子の先端部分やボンディングパッドとの短絡事故やボン
ディングワイヤー間の短絡事故を防止することができ
る。
導体チップのボンディングパッドと内部端子とを電気的
に接続するに際し、半導体チップと内部端子との間にア
ダプター部材を設け、このアダプター部材のＹ方向に配
列する第１のボンディングパッドと半導体チップのＹ方
向に配列するボンディングパッドとを第１のボンディン
グワイヤーで接続し、Ｙ方向に配列する内部端子の先端
部分とアダプター部材のＹ方向に配列する第２のボンデ
ィングパッドとを第２のボンディングワイヤーで接続す
るようにしたから、アダプター部材の第１および第２の
ボンディングパッドのＹ方向の位置と半導体チップのボ
ンディングパッドおよび内部端子の先端部分のＹ方向の
位置とのそれぞれの差を小にするようにすることにより
第１および第２のボンディングワイヤーのＸ方向に対す
る鋭角θを、好ましくは２０°以下と小とすることがで
き、これによりボンディングワイヤーと隣接する内部端
子の先端部分やボンディングパッドとの短絡事故やボン
ディングワイヤー間の短絡事故を防止することができ
る。
【００４２】またアダプター部材はパッケージと比較す
るとはるかに低価格の部品であるから、多品種の半導体
チップに対してパッケージを共通化することによりパッ
ケージの低廉化を図り、半導体チップの種類に応じたた
がいに異なるアダプター部材を用意して使用することに
より全体として低コストな半導体装置を得ることができ
る。
るとはるかに低価格の部品であるから、多品種の半導体
チップに対してパッケージを共通化することによりパッ
ケージの低廉化を図り、半導体チップの種類に応じたた
がいに異なるアダプター部材を用意して使用することに
より全体として低コストな半導体装置を得ることができ
る。
【図１】本発明の第１の実施の形態の半導体装置を示す
図である。
図である。
【図２】本発明の第２の実施の形態の半導体装置を示す
図である。
図である。
【図３】本発明の第３の実施の形態の半導体装置を示す
図である。
図である。
【図４】従来技術の半導体装置を示す図である。
１，１Ｅ ボンディングワイヤー ２ 第１のボンディングワイヤー ３ 第２のボンディングワイヤー ６ 配線層 １０ パッケージ １１ 台座部 １２ 半導体チップ搭載部 １３ 内部端子 １３Ｅ 内部端子の先端部のエッジ １５ 外部端子 ２０，３０，７０ 半導体チップ ２３，３３，７３ 半導体チップのボンディングパッ
ド ４０，５０，６０ アダプター部材 ４１，５１，６１ アダプター部材の第１のボンディ
ングパッド ４２，５２，６２ アダプター部材の第２のボンディ
ングパッド
ド ４０，５０，６０ アダプター部材 ４１，５１，６１ アダプター部材の第１のボンディ
ングパッド ４２，５２，６２ アダプター部材の第２のボンディ
ングパッド
Claims (6)
- 【請求項１】 第１の方向に配列する複数のボンディン
グパッドを有してパッケージ上に搭載された半導体チッ
プと、前記第１の方向に配列した先端部分を有する、前
記パッケージの複数の内部端子と、前記第１の方向に配
列する複数の第１のボンディングパッドおよび複数の第
２のボンディングパッドならびに該第１および第２のボ
ンディングパッド間をそれぞれ接続する手段を有して前
記半導体チップと前記内部端子との間に配設されたアダ
プター部材と、前記半導体チップのボンディングパッド
のそれぞれとこれに対応する前記第１のボンディングパ
ッドとを接続する第１のボンディングワイヤーと、前記
内部端子のそれぞれとこれに対応する前記第２のボンデ
ィングパッドとを接続する第２のボンディングワイヤー
とを具備することを特徴とする半導体装置。 - 【請求項２】 全ての前記第１のボンディングワイヤー
および全ての前記第２のボンディングワイヤーはその平
面形状において、前記第１の方向と直角方向の第２の方
向となす鋭角度が２０°以内であることを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 前記パッケージはＰＧＡタイプのパッケ
ージであることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】 半導体チップをパッケージに収容し、前
記半導体チップの第１の方向に配列する複数のボンディ
ングパッドと前記パッケージの複数の内部端子の前記第
１の方向に配列する先端部分とをそれぞれ電気的に接続
する半導体装置の製造方法において、複数の第１のボン
ディングパッドおよび複数の第２のボンディングパッド
ならびに前記第１および第２のボンディングパッド間を
それぞれ接続する配線層を有するアダプター部材を前記
半導体チップと前記内部端子との間に載置し、前記半導
体チップの複数のボンディングパッドのそれぞれとこれ
に対応する前記アダプター部材の前記第１のボンディン
グパッドとをそれぞれ第１のボンディングワイヤーで接
続し、前記パッケージの複数の前記内部端子の先端部分
のそれぞれとこれに対応する前記アダプター部材の前記
第２のボンディングパッドとをそれぞれ第２のボンディ
ングワイヤーで接続することを特徴とする半導体装置の
製造方法。 - 【請求項５】 前記第１のボンディングパッドの配列ピ
ッチ寸法が異なる前記アダプター部材の複数種類を用意
し、パッケージ上で前記半導体チップのボンディングパ
ッドと前記第１のボンディングパッドとの前記第１の方
向における位置がなるべく一致するアダプター部材を前
記複数種類のアダプター部材から選択して用いることを
特徴とする請求項４記載の半導体装置の製造方法。 - 【請求項６】 全ての前記第１のボンディングワイヤー
および全ての前記第２のボンディングワイヤーはその平
面形状において、前記第１の方向と直角方向の第２の方
向となす鋭角度が２０°以内であることを特徴とする請
求項４又は請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27732595A JP2725657B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27732595A JP2725657B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09120973A true JPH09120973A (ja) | 1997-05-06 |
| JP2725657B2 JP2725657B2 (ja) | 1998-03-11 |
Family
ID=17581963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27732595A Expired - Fee Related JP2725657B2 (ja) | 1995-10-25 | 1995-10-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725657B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159815A (ja) * | 2006-12-22 | 2008-07-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210654A (en) * | 1981-06-19 | 1982-12-24 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS58164255A (ja) * | 1982-03-23 | 1983-09-29 | Fujitsu Ltd | 半導体装置 |
| JPH02109344A (ja) * | 1988-10-18 | 1990-04-23 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05259210A (ja) * | 1992-03-13 | 1993-10-08 | Nec Kyushu Ltd | 半導体内部接続方法 |
| JPH0799261A (ja) * | 1993-09-28 | 1995-04-11 | Toshiba Corp | 半導体装置 |
-
1995
- 1995-10-25 JP JP27732595A patent/JP2725657B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57210654A (en) * | 1981-06-19 | 1982-12-24 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS58164255A (ja) * | 1982-03-23 | 1983-09-29 | Fujitsu Ltd | 半導体装置 |
| JPH02109344A (ja) * | 1988-10-18 | 1990-04-23 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05259210A (ja) * | 1992-03-13 | 1993-10-08 | Nec Kyushu Ltd | 半導体内部接続方法 |
| JPH0799261A (ja) * | 1993-09-28 | 1995-04-11 | Toshiba Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159815A (ja) * | 2006-12-22 | 2008-07-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725657B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61101067A (ja) | メモリモジユ−ル | |
| US5324985A (en) | Packaged semiconductor device | |
| US5801927A (en) | Ceramic package used for semiconductor chips different in layout of bonding pads | |
| JPH02260450A (ja) | 半導体装置およびその実装方法 | |
| KR101119066B1 (ko) | 멀티칩 패키지 | |
| JP2725657B2 (ja) | 半導体装置およびその製造方法 | |
| US6384477B2 (en) | Multiple line grid array package | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| TWI571995B (zh) | 具有多連接導線之設備、具有多連接導線之晶片封裝以及用於保留導線框次結構之外部針腳的方法 | |
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0787236B2 (ja) | 半導体実装装置 | |
| JPH09172105A (ja) | 集積回路装置 | |
| US7265446B2 (en) | Mounting structure for semiconductor parts and semiconductor device | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH0227785A (ja) | 集積回路素子およびその製造方法 | |
| JPH06224369A (ja) | 半導体装置 | |
| JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPS6047448A (ja) | 半導体集積回路装置 | |
| KR20260036088A (ko) | 반도체 패키지 | |
| JP2002313934A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971104 |
|
| LAPS | Cancellation because of no payment of annual fees |