JPH09134209A - プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ - Google Patents
プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラInfo
- Publication number
- JPH09134209A JPH09134209A JP29135495A JP29135495A JPH09134209A JP H09134209 A JPH09134209 A JP H09134209A JP 29135495 A JP29135495 A JP 29135495A JP 29135495 A JP29135495 A JP 29135495A JP H09134209 A JPH09134209 A JP H09134209A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- read
- input
- sequence program
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 シーケンスプログラムのスキャンタイムに影
響を与えずリアルタイム性に優れた入出力処理値トレー
スを行うこと。 【解決手段】 シーケンスプログラムによる各命令に対
応して割り付けられるトレースバッファ１５のトレース
格納アドレスをトレースアドレス指定メモリ１７に格納
し、プログラム実行手段がリード信号を出力することに
よりシーケンスプログラムに記述されている命令を読み
取る場合に、前記リード信号によってその読み取り命令
に対応するトレース格納アドレスをトレースアドレス指
定メモリ１７よりラッチ回路１９へ出力してラッチ回路
１９にラッチし、プログラム実行手段が命令の処理値を
入出力バッファ７に書き込むライト信号あるいは入出力
バッファより読み取るリード信号によってその処理値を
前記ラッチ回路がラッチしているトレースバッファ１５
のトレース格納アドレスに書き込む。
響を与えずリアルタイム性に優れた入出力処理値トレー
スを行うこと。 【解決手段】 シーケンスプログラムによる各命令に対
応して割り付けられるトレースバッファ１５のトレース
格納アドレスをトレースアドレス指定メモリ１７に格納
し、プログラム実行手段がリード信号を出力することに
よりシーケンスプログラムに記述されている命令を読み
取る場合に、前記リード信号によってその読み取り命令
に対応するトレース格納アドレスをトレースアドレス指
定メモリ１７よりラッチ回路１９へ出力してラッチ回路
１９にラッチし、プログラム実行手段が命令の処理値を
入出力バッファ７に書き込むライト信号あるいは入出力
バッファより読み取るリード信号によってその処理値を
前記ラッチ回路がラッチしているトレースバッファ１５
のトレース格納アドレスに書き込む。
Description
【０００１】
【発明の属する技術分野】この発明はプログラマブルコ
ントローラにおける入出力処理値トレース方法およびプ
ログラマブルコントローラに関するものである。
ントローラにおける入出力処理値トレース方法およびプ
ログラマブルコントローラに関するものである。
【０００２】
【従来の技術】シーケンスプログラム記憶部に格納され
たシーケンスプログラムに記述されている命令をプログ
ラム実行手段によって順次読み取り、実行するプログラ
マブルコントローラにおいて、シーケンスプログラムに
記述されている命令の実行、処理を行う段階で、その時
点での処理値をトレースバッファに順次格納して時系列
的な参照データを得ることは、入出力処理値トレースと
云われ、この入出力処理値トレース方式の一つが特開平
４−２３５６０３号公報に示されている。
たシーケンスプログラムに記述されている命令をプログ
ラム実行手段によって順次読み取り、実行するプログラ
マブルコントローラにおいて、シーケンスプログラムに
記述されている命令の実行、処理を行う段階で、その時
点での処理値をトレースバッファに順次格納して時系列
的な参照データを得ることは、入出力処理値トレースと
云われ、この入出力処理値トレース方式の一つが特開平
４−２３５６０３号公報に示されている。
【０００３】この入出力処理値トレース方式では、トレ
ース命令をシーケンスプログラム（ラダープログラム）
に書き込み、このトレース命令をプログラム実行手段が
実行することにより、直前の命令の処理値をトレースバ
ッファに格納することが行われる。
ース命令をシーケンスプログラム（ラダープログラム）
に書き込み、このトレース命令をプログラム実行手段が
実行することにより、直前の命令の処理値をトレースバ
ッファに格納することが行われる。
【０００４】
【発明が解決しようとする課題】上述のような、従来の
入出力処理値トレース方式では、各命令の実行時にプロ
グラム実行手段がトレース処理を行うため、トレース処
理が実行されると、ラダープログラムの処理時間がトレ
ース処理に要する時間だけ、トレース処理を実行しない
場合に比して長くなり、シーケンスプログラムのスキャ
ンタイムが長くなる。
入出力処理値トレース方式では、各命令の実行時にプロ
グラム実行手段がトレース処理を行うため、トレース処
理が実行されると、ラダープログラムの処理時間がトレ
ース処理に要する時間だけ、トレース処理を実行しない
場合に比して長くなり、シーケンスプログラムのスキャ
ンタイムが長くなる。
【０００５】このためプログラムのスキャンタイムに依
存するようなシーケンスプログラムにおいては、トレー
ス処理データを参照して不具合の原因を調査しようとし
ても、トレース処理によるスキャンタイムの変化によっ
て不具合が発生しなくなるようなことがあり、このため
にトレース処理データより不具合の原因をつかむことが
できなくなることがある。
存するようなシーケンスプログラムにおいては、トレー
ス処理データを参照して不具合の原因を調査しようとし
ても、トレース処理によるスキャンタイムの変化によっ
て不具合が発生しなくなるようなことがあり、このため
にトレース処理データより不具合の原因をつかむことが
できなくなることがある。
【０００６】このように、従来の入出力処理値トレース
方式では、トレース結果のリアルタイム性が損なわれ、
併せてシーケンスプログラムのスキャンタイムが長くな
ると云う問題がある。
方式では、トレース結果のリアルタイム性が損なわれ、
併せてシーケンスプログラムのスキャンタイムが長くな
ると云う問題がある。
【０００７】この発明は、上述のような問題点に着目し
てなされたものであり、シーケンスプログラムのスキャ
ンタイムに影響を与えずリアルタイム性に優れたトレー
ス結果を的確に得るプログラマブルコントローラにおけ
る入出力処理値トレース方法、およびその方法を実施す
るプログラマブルコントローラを提供することを目的と
している。
てなされたものであり、シーケンスプログラムのスキャ
ンタイムに影響を与えずリアルタイム性に優れたトレー
ス結果を的確に得るプログラマブルコントローラにおけ
る入出力処理値トレース方法、およびその方法を実施す
るプログラマブルコントローラを提供することを目的と
している。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、この発明の請求項１によるプログラマブルコント
ローラにおける入出力処理値トレース方法は、シーケン
スプログラム記憶部に格納されたシーケンスプログラム
に記述されている命令をプログラム実行手段によって順
次読み取り、実行するプログラマブルコントローラにお
ける入出力処理値トレース方法において、各命令に対応
して割り付けられるトレースバッファのトレース格納ア
ドレスをトレースアドレス指定メモリに格納し、前記プ
ログラム実行手段がリード信号を出力することにより前
記シーケンスプログラム記憶部に格納されたシーケンス
プログラムに記述されている命令を読み取る場合に、前
記リード信号によってその読み取り命令に対応するトレ
ース格納アドレスを前記トレースアドレス指定メモリよ
りラッチ回路へ出力してラッチ回路にラッチし、前記プ
ログラム実行手段が命令の処理値を入出力バッファに書
き込むライト信号あるいは入出力バッファより読み取る
リード信号によってその処理値を前記ラッチ回路がラッ
チしているトレースバッファのトレース格納アドレスに
書き込むものである。
めに、この発明の請求項１によるプログラマブルコント
ローラにおける入出力処理値トレース方法は、シーケン
スプログラム記憶部に格納されたシーケンスプログラム
に記述されている命令をプログラム実行手段によって順
次読み取り、実行するプログラマブルコントローラにお
ける入出力処理値トレース方法において、各命令に対応
して割り付けられるトレースバッファのトレース格納ア
ドレスをトレースアドレス指定メモリに格納し、前記プ
ログラム実行手段がリード信号を出力することにより前
記シーケンスプログラム記憶部に格納されたシーケンス
プログラムに記述されている命令を読み取る場合に、前
記リード信号によってその読み取り命令に対応するトレ
ース格納アドレスを前記トレースアドレス指定メモリよ
りラッチ回路へ出力してラッチ回路にラッチし、前記プ
ログラム実行手段が命令の処理値を入出力バッファに書
き込むライト信号あるいは入出力バッファより読み取る
リード信号によってその処理値を前記ラッチ回路がラッ
チしているトレースバッファのトレース格納アドレスに
書き込むものである。
【０００９】また上述の目的を達成するために、この発
明の請求項２によるプログラマブルコントローラは、シ
ーケンスプログラム記憶部に格納されたシーケンスプロ
グラムに記述されている命令をプログラム実行手段によ
って順次読み取り、実行するプログラマブルコントロー
ラにおいて、トレース格納アドレスを番地付けされたト
レースバッファと、各命令に対応して割り付けられる前
記トレース格納アドレスを格納するトレースアドレス指
定メモリと、ラッチ回路と、前記プログラム実行手段が
リード信号を出力することにより前記シーケンスプログ
ラム記憶部に格納されたシーケンスプログラムに記述さ
れている命令を読み取る場合に、前記リード信号によっ
てその読み取り命令に対応するトレース格納アドレスを
前記トレースアドレス指定メモリより入力してこれを前
記ラッチ回路にラッチさせるラッチ制御部と、前記プロ
グラム実行手段が命令の処理値を入出力バッファに書き
込むライト信号あるいは入出力バッファより読み取るリ
ード信号によってその処理値を前記ラッチ回路がラッチ
しているトレースバッファのトレース格納アドレスに書
き込む処理値書き込み制御部とを有しているものであ
る。
明の請求項２によるプログラマブルコントローラは、シ
ーケンスプログラム記憶部に格納されたシーケンスプロ
グラムに記述されている命令をプログラム実行手段によ
って順次読み取り、実行するプログラマブルコントロー
ラにおいて、トレース格納アドレスを番地付けされたト
レースバッファと、各命令に対応して割り付けられる前
記トレース格納アドレスを格納するトレースアドレス指
定メモリと、ラッチ回路と、前記プログラム実行手段が
リード信号を出力することにより前記シーケンスプログ
ラム記憶部に格納されたシーケンスプログラムに記述さ
れている命令を読み取る場合に、前記リード信号によっ
てその読み取り命令に対応するトレース格納アドレスを
前記トレースアドレス指定メモリより入力してこれを前
記ラッチ回路にラッチさせるラッチ制御部と、前記プロ
グラム実行手段が命令の処理値を入出力バッファに書き
込むライト信号あるいは入出力バッファより読み取るリ
ード信号によってその処理値を前記ラッチ回路がラッチ
しているトレースバッファのトレース格納アドレスに書
き込む処理値書き込み制御部とを有しているものであ
る。
【００１０】
【発明の実施の形態】以下にこの発明の実施の形態を図
面を用いて詳細に説明する。
面を用いて詳細に説明する。
【００１１】図１はこの発明による入出力処理値トレー
ス方法を実施するプログラマブルコントローラの一つの
実施の形態を示している。
ス方法を実施するプログラマブルコントローラの一つの
実施の形態を示している。
【００１２】プログラマブルコントローラは、プログラ
ム実行手段であるＣＰＵ１および演算用ゲートアレイ３
と、シーケンスプログラムを格納するシーケンスプログ
ラム記憶部（シーケンスエリア）５と、入出力バッファ
７と、これらを相互に接続するアドレスバス９、データ
バス１１、リード信号線１３ａ、ライト信号線１３ｂと
を有している。
ム実行手段であるＣＰＵ１および演算用ゲートアレイ３
と、シーケンスプログラムを格納するシーケンスプログ
ラム記憶部（シーケンスエリア）５と、入出力バッファ
７と、これらを相互に接続するアドレスバス９、データ
バス１１、リード信号線１３ａ、ライト信号線１３ｂと
を有している。
【００１３】ＣＰＵ１は、シーケンスプログラム記憶部
５に格納されているシーケンスプログラムに記述されて
いる命令をリード信号によって順次読み取り、ＣＰＵ１
あるいは演算用ゲートアレイ３がその命令を実行する。
そしてＣＰＵ１は、その命令の処理値を、ライト信号に
よって入出力バッファ７に書き込みむか、リード信号に
よって入出力バッファ７より読み取る。
５に格納されているシーケンスプログラムに記述されて
いる命令をリード信号によって順次読み取り、ＣＰＵ１
あるいは演算用ゲートアレイ３がその命令を実行する。
そしてＣＰＵ１は、その命令の処理値を、ライト信号に
よって入出力バッファ７に書き込みむか、リード信号に
よって入出力バッファ７より読み取る。
【００１４】以上の構成および作用は通常のプログラマ
ブルコントローラの構成および作用であり、この発明に
よるプログラマブルコントローラは、入出力処理値トレ
ースのために、トレースバッファ１５と、トレースアド
レス指定メモリ１７と、ラッチ回路１９と、ラッチ制御
部であるシーケンスメモリアドレス・レコード回路２１
と、処理値書き込み制御部である入出力バッファアドレ
ス・レコード回路２３とを追加されている。
ブルコントローラの構成および作用であり、この発明に
よるプログラマブルコントローラは、入出力処理値トレ
ースのために、トレースバッファ１５と、トレースアド
レス指定メモリ１７と、ラッチ回路１９と、ラッチ制御
部であるシーケンスメモリアドレス・レコード回路２１
と、処理値書き込み制御部である入出力バッファアドレ
ス・レコード回路２３とを追加されている。
【００１５】トレースバッファ１５は、トレース格納ア
ドレスを番地付けされて処理値を格納するメモリであ
り、データバス１１と接続されている。
ドレスを番地付けされて処理値を格納するメモリであ
り、データバス１１と接続されている。
【００１６】トレースアドレス指定メモリ１７は、シー
ケンスプログラムの各命令に対応して割り付けられる前
記トレース格納アドレスを格納するメモリであり、アド
レスバス９、リード信号線１３ａを接続されている。
ケンスプログラムの各命令に対応して割り付けられる前
記トレース格納アドレスを格納するメモリであり、アド
レスバス９、リード信号線１３ａを接続されている。
【００１７】ラッチ回路１９はトレースアドレス指定メ
モリ１７よりトレース格納アドレスをデータとして与え
られ、そのデータラッチはシーケンスメモリアドレス・
レコード回路２１が出力するラッチ信号により行われ
る。
モリ１７よりトレース格納アドレスをデータとして与え
られ、そのデータラッチはシーケンスメモリアドレス・
レコード回路２１が出力するラッチ信号により行われ
る。
【００１８】シーケンスメモリアドレス・レコード回路
２１は、アドレスバス９とリード信号線１３ａとを接続
され、ＣＰＵ１がリード信号を出力することによりシー
ケンスプログラム記憶部５に格納されたシーケンスプロ
グラムに記述されている命令を読み取る場合に、そのリ
ード信号を受け付けることによってラッチ信号をラッチ
回路１９に出力し、読み取り命令に対応するトレース格
納アドレスをトレースアドレス指定メモリ１７より入力
してこれをラッチ回路１９にラッチさせる処理を行う。
２１は、アドレスバス９とリード信号線１３ａとを接続
され、ＣＰＵ１がリード信号を出力することによりシー
ケンスプログラム記憶部５に格納されたシーケンスプロ
グラムに記述されている命令を読み取る場合に、そのリ
ード信号を受け付けることによってラッチ信号をラッチ
回路１９に出力し、読み取り命令に対応するトレース格
納アドレスをトレースアドレス指定メモリ１７より入力
してこれをラッチ回路１９にラッチさせる処理を行う。
【００１９】入出力バッファアドレス・レコード回路２
３は、アドレスバス９とリード信号線１３ａとライト信
号線１３ｂとを接続され、ＣＰＵ１が命令の処理値を入
出力バッファ７に書き込むライト信号あるいは入出力バ
ッファ７より読み取るリード信号を受け付けることによ
ってライト信号をトレースバッファ１５へ出力し、その
処理値をラッチ回路１９がラッチしているトレースバッ
ファ１５のトレース格納アドレスに書き込む処理を行
う。
３は、アドレスバス９とリード信号線１３ａとライト信
号線１３ｂとを接続され、ＣＰＵ１が命令の処理値を入
出力バッファ７に書き込むライト信号あるいは入出力バ
ッファ７より読み取るリード信号を受け付けることによ
ってライト信号をトレースバッファ１５へ出力し、その
処理値をラッチ回路１９がラッチしているトレースバッ
ファ１５のトレース格納アドレスに書き込む処理を行
う。
【００２０】次にこの発明によるプログラマブルコント
ローラにおける入出力処理値トレース方法において、ト
レースバッファ１５にトレース結果を格納する手順を説
明する。
ローラにおける入出力処理値トレース方法において、ト
レースバッファ１５にトレース結果を格納する手順を説
明する。
【００２１】 ＣＰＵ１がリード信号によってシーケ
ンスプログラム記憶部５よりシーケンスプログラムによ
る命令をリードする。
ンスプログラム記憶部５よりシーケンスプログラムによ
る命令をリードする。
【００２２】 におけるリード信号がトレースアド
レス指定メモリ１７にも与えられることによっての処
理と同時に、その命令に対応するトレース格納アドレス
をデータとして出力する。
レス指定メモリ１７にも与えられることによっての処
理と同時に、その命令に対応するトレース格納アドレス
をデータとして出力する。
【００２３】 におけるリード信号によってシーケ
ンスメモリアドレス・レコード回路２１がラッチ信号を
出力する。これによりでトレースアドレス指定メモリ
１７が出力したトレース格納アドレス、例えば”ＸＸＸ
Ｘ”がラッチ回路１９にラッチされ、トレースバッファ
１５の格納アドレスが決定する。
ンスメモリアドレス・レコード回路２１がラッチ信号を
出力する。これによりでトレースアドレス指定メモリ
１７が出力したトレース格納アドレス、例えば”ＸＸＸ
Ｘ”がラッチ回路１９にラッチされ、トレースバッファ
１５の格納アドレスが決定する。
【００２４】 ＣＰＵ１がライト信号によって命令の
処理値を入出力バッファ７に書き込むか、あるいはリー
ド信号によって命令の処理値を入出力バッファ７より読
み取る。
処理値を入出力バッファ７に書き込むか、あるいはリー
ド信号によって命令の処理値を入出力バッファ７より読
み取る。
【００２５】 におけるライト信号あるいはリード
信号によって入出力バッファアドレス・レコード回路２
３がライト信号を出力する。これによりデータバス１１
上の処理値、例えば”ＹＹＹＹ”がトレースバッファ１
５の格納アドレス”ＸＸＸＸ”に書き込まれる。
信号によって入出力バッファアドレス・レコード回路２
３がライト信号を出力する。これによりデータバス１１
上の処理値、例えば”ＹＹＹＹ”がトレースバッファ１
５の格納アドレス”ＸＸＸＸ”に書き込まれる。
【００２６】これにより、ＣＰＵ１、演算用ゲートアレ
イ３がトレース処理のための特別な処理を行うことな
く、換言すれば、ＣＰＵ１、演算用ゲートアレイ３が介
在することなく、シーケンスプログラムのスキャンタイ
ムに影響を与えずに高速なトレース処理が行われ、リア
ルタイム性に優れたトレース結果が的確に得られること
になる。
イ３がトレース処理のための特別な処理を行うことな
く、換言すれば、ＣＰＵ１、演算用ゲートアレイ３が介
在することなく、シーケンスプログラムのスキャンタイ
ムに影響を与えずに高速なトレース処理が行われ、リア
ルタイム性に優れたトレース結果が的確に得られること
になる。
【００２７】次に入出力処理値トレースの具体例を図
２、図３を参照して説明する。
２、図３を参照して説明する。
【００２８】図２（ａ）に示されているラダー図のシー
ケンスプログラムは、図２（ｂ）に示されているよう
に、シーケンスプログラム記憶部５が与えるシーケンス
エリアの各アドレスｎ、ｎ＋１、ｎ＋２…に各命令（接
点、コイル）毎に格納される。
ケンスプログラムは、図２（ｂ）に示されているよう
に、シーケンスプログラム記憶部５が与えるシーケンス
エリアの各アドレスｎ、ｎ＋１、ｎ＋２…に各命令（接
点、コイル）毎に格納される。
【００２９】トレース実行が指定されると、図２（ｃ）
に示されているように、周辺機器などからシーケンスエ
リアに格納されている各命令、換言すればアドレスｎ、
ｎ＋１、ｎ＋２…の各々に対応してトレースアドレス指
定メモリ１７にトレース結果格納先であるトレースバッ
ファ１５のアドレスＡ１、Ａ２、Ａ３…がセットされ
る。
に示されているように、周辺機器などからシーケンスエ
リアに格納されている各命令、換言すればアドレスｎ、
ｎ＋１、ｎ＋２…の各々に対応してトレースアドレス指
定メモリ１７にトレース結果格納先であるトレースバッ
ファ１５のアドレスＡ１、Ａ２、Ａ３…がセットされ
る。
【００３０】シーケンスプログラムが実行されると、上
述のように、シーケンスプログラムの実行と同時にトレ
ース結果がトレースアドレス指定メモリ１７により指定
されたトレースバッファ１５の指定アドレスに格納され
る。
述のように、シーケンスプログラムの実行と同時にトレ
ース結果がトレースアドレス指定メモリ１７により指定
されたトレースバッファ１５の指定アドレスに格納され
る。
【００３１】例えば、接点Ａの状態をＣＰＵ１あるいは
演算用ゲートアレイ３が読み取ると同時に、その結果が
図３（ｃ）に示されているように、トレースバッファ１
５のアドレスＡ１に格納される。なお、図３（ａ）は図
２（ｂ）と同じシーケンスエリアを、図３（ｂ）は図２
（ｃ）と同じトレースアドレス指定メモリを各々示して
いる。
演算用ゲートアレイ３が読み取ると同時に、その結果が
図３（ｃ）に示されているように、トレースバッファ１
５のアドレスＡ１に格納される。なお、図３（ａ）は図
２（ｂ）と同じシーケンスエリアを、図３（ｂ）は図２
（ｃ）と同じトレースアドレス指定メモリを各々示して
いる。
【００３２】次にコイルＢへの出力と同時に、その結果
がトレースバッファ１５のアドレスＡ２に格納され、以
下同様にして、接点Ｃ、コイルＤ、接点Ｅ、コイルＦ…
と云う具合に、シーケンスプログラムの実行結果がシー
ケンスプログラムの実行と同時にトレースバッファ１５
に格納されていく。
がトレースバッファ１５のアドレスＡ２に格納され、以
下同様にして、接点Ｃ、コイルＤ、接点Ｅ、コイルＦ…
と云う具合に、シーケンスプログラムの実行結果がシー
ケンスプログラムの実行と同時にトレースバッファ１５
に格納されていく。
【００３３】ここで、トレースアドレス指定メモリ１７
へのアドレスのセット法を変えることによって特定の命
令のみを選び出してトレースしたり、シーケンスプログ
ラムの或る範囲のみのトレースを行うことも可能にな
る。
へのアドレスのセット法を変えることによって特定の命
令のみを選び出してトレースしたり、シーケンスプログ
ラムの或る範囲のみのトレースを行うことも可能にな
る。
【００３４】以上に於ては、この発明を特定の実施の形
態について詳細に説明したが、この発明は、これに限定
されるものではなく、この発明の範囲内にて種々の実施
の形態が可能であることは当業者にとって明らかであろ
う。
態について詳細に説明したが、この発明は、これに限定
されるものではなく、この発明の範囲内にて種々の実施
の形態が可能であることは当業者にとって明らかであろ
う。
【００３５】
【発明の効果】以上の説明から理解される如く、この発
明によるプログラマブルコントローラにおける入出力処
理値トレース方法およびプログラマブルコントローラに
よれば、ＣＰＵなどのプログラム実行手段がトレース処
理のための特別な処理を行うことなくトレース処理が行
われるから、シーケンスプログラムのスキャンタイムに
影響を与えずに高速なトレース処理が行われ、リアルタ
イム性に優れたトレース結果が的確に得られる。
明によるプログラマブルコントローラにおける入出力処
理値トレース方法およびプログラマブルコントローラに
よれば、ＣＰＵなどのプログラム実行手段がトレース処
理のための特別な処理を行うことなくトレース処理が行
われるから、シーケンスプログラムのスキャンタイムに
影響を与えずに高速なトレース処理が行われ、リアルタ
イム性に優れたトレース結果が的確に得られる。
【００３６】従って、プログラムのスキャンタイムに依
存するようなシーケンスプログラムにおいても、適正な
トレース処理データが得られ、このトレース処理データ
を参照して不具合の原因を調査することができる。
存するようなシーケンスプログラムにおいても、適正な
トレース処理データが得られ、このトレース処理データ
を参照して不具合の原因を調査することができる。
【図１】この発明による入出力処理値トレース方法を実
施するプログラマブルコントローラの一つの実施の形態
を示すブロック線図である。
施するプログラマブルコントローラの一つの実施の形態
を示すブロック線図である。
【図２】（ａ）はラダー図、（ｂ）はシーケンスプログ
ラムの格納状態を示すシーケンスエリアのメモリマップ
図、（ｃ）はトレースアドレス指定メモリのメモリマッ
プ図である。
ラムの格納状態を示すシーケンスエリアのメモリマップ
図、（ｃ）はトレースアドレス指定メモリのメモリマッ
プ図である。
【図３】（ａ）はシーケンスプログラムの格納状態を示
すシーケンスエリアのメモリマップ図、（ｂ）はトレー
スアドレス指定メモリのメモリマップ図、（ｃ）はトレ
ースバッファのメモリマップ図である。
すシーケンスエリアのメモリマップ図、（ｂ）はトレー
スアドレス指定メモリのメモリマップ図、（ｃ）はトレ
ースバッファのメモリマップ図である。
１ ＣＰＵ ３ 演算用ゲートアレイ ５ シーケンスプログラム記憶部 ７ 入出力バッファ ９ アドレスバス １１ データバス １３ａ リード信号線 １３ｂ ライト信号線 １５ トレースバッファ １７ トレースアドレス指定メモリ １９ ラッチ回路 ２１ シーケンスメモリアドレス・レコード回路 ２３ 入出力バッファアドレス・レコード回路
Claims (2)
- 【請求項１】 シーケンスプログラム記憶部に格納され
たシーケンスプログラムに記述されている命令をプログ
ラム実行手段によって順次読み取り、実行するプログラ
マブルコントローラにおける入出力処理値トレース方法
において、 各命令に対応して割り付けられるトレースバッファのト
レース格納アドレスをトレースアドレス指定メモリに格
納し、前記プログラム実行手段がリード信号を出力する
ことにより前記シーケンスプログラム記憶部に格納され
たシーケンスプログラムに記述されている命令を読み取
る場合に、前記リード信号によってその読み取り命令に
対応するトレース格納アドレスを前記トレースアドレス
指定メモリよりラッチ回路へ出力してラッチ回路にラッ
チし、前記プログラム実行手段が命令の処理値を入出力
バッファに書き込むライト信号あるいは入出力バッファ
より読み取るリード信号によってその処理値を前記ラッ
チ回路がラッチしているトレースバッファのトレース格
納アドレスに書き込むことを特徴とするプログラマブル
コントローラにおける入出力処理値トレース方法。 - 【請求項２】 シーケンスプログラム記憶部に格納され
たシーケンスプログラムに記述されている命令をプログ
ラム実行手段によって順次読み取り、実行するプログラ
マブルコントローラにおいて、 トレース格納アドレスを番地付けされたトレースバッフ
ァと、 各命令に対応して割り付けられる前記トレース格納アド
レスを格納するトレースアドレス指定メモリと、 ラッチ回路と、 前記プログラム実行手段がリード信号を出力することに
より前記シーケンスプログラム記憶部に格納されたシー
ケンスプログラムに記述されている命令を読み取る場合
に、前記リード信号によってその読み取り命令に対応す
るトレース格納アドレスを前記トレースアドレス指定メ
モリより入力してこれを前記ラッチ回路にラッチさせる
ラッチ制御部と、 前記プログラム実行手段が命令の処理値を入出力バッフ
ァに書き込むライト信号あるいは入出力バッファより読
み取るリード信号によってその処理値を前記ラッチ回路
がラッチしているトレースバッファのトレース格納アド
レスに書き込む処理値書き込み制御部と、 を有していることを特徴とするプログラマブルコントロ
ーラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29135495A JPH09134209A (ja) | 1995-11-09 | 1995-11-09 | プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29135495A JPH09134209A (ja) | 1995-11-09 | 1995-11-09 | プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09134209A true JPH09134209A (ja) | 1997-05-20 |
Family
ID=17767851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29135495A Pending JPH09134209A (ja) | 1995-11-09 | 1995-11-09 | プログラマブルコントローラにおける入出力処理値トレース方法およびプログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09134209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131004A (ja) * | 1997-07-09 | 1999-02-02 | Howa Mach Ltd | プログラマブルコントローラ |
| JP2005115969A (ja) * | 2005-01-11 | 2005-04-28 | Toshiba Corp | プログラマブルコントローラ |
-
1995
- 1995-11-09 JP JP29135495A patent/JPH09134209A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131004A (ja) * | 1997-07-09 | 1999-02-02 | Howa Mach Ltd | プログラマブルコントローラ |
| JP2005115969A (ja) * | 2005-01-11 | 2005-04-28 | Toshiba Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995660A (ja) | デ−タ処理装置 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH11288598A (ja) | 半導体記憶装置のテスト装置 | |
| JP3014424B2 (ja) | 多ポートメモリの試験方式 | |
| JPH04232700A (ja) | 半導体記憶装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH0296257A (ja) | 主記憶装置の診断方式 | |
| JPS6232818B2 (ja) | ||
| JPH01211395A (ja) | Ｉｃメモリ | |
| JPH06309878A (ja) | 半導体記憶回路 | |
| JPS6061841A (ja) | プログラム評価装置の制御方式 | |
| JPS6018948B2 (ja) | 試験パタ−ン発生器 | |
| JPH02276090A (ja) | 半導体メモリ集積回路 | |
| JPH01169607A (ja) | プログラマブルコントローラ | |
| JPS58150184A (ja) | 記憶装置 | |
| JPS62251857A (ja) | メモリ制御方式 | |
| JPH04102946A (ja) | 記憶装置制御方式 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH04304532A (ja) | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ | |
| JPH0736178B2 (ja) | メモリ制御装置 | |
| JPH0962320A (ja) | データ処理装置 | |
| JPH01100799A (ja) | 読出し専用メモリ制御回路 | |
| JPS645342B2 (ja) |