JPH09148486A - ボールグリッドアレイパッケージ型半導体装置 - Google Patents

ボールグリッドアレイパッケージ型半導体装置

Info

Publication number
JPH09148486A
JPH09148486A JP32977295A JP32977295A JPH09148486A JP H09148486 A JPH09148486 A JP H09148486A JP 32977295 A JP32977295 A JP 32977295A JP 32977295 A JP32977295 A JP 32977295A JP H09148486 A JPH09148486 A JP H09148486A
Authority
JP
Japan
Prior art keywords
grid array
semiconductor device
type semiconductor
ball grid
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32977295A
Other languages
English (en)
Other versions
JP3348581B2 (ja
Inventor
Yuji Nishitani
祐司 西谷
Hiroki Tawara
浩樹 田原
Makoto Noguchi
誠 野口
Keiji Seto
啓司 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32977295A priority Critical patent/JP3348581B2/ja
Publication of JPH09148486A publication Critical patent/JPH09148486A/ja
Application granted granted Critical
Publication of JP3348581B2 publication Critical patent/JP3348581B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 パッケージ基板1の反ボール電極側の面への
電子部品搭載用結合材料をスクリーン印刷等により自動
的に形成することができるようにする。 【構成】 パッケージ基板1のデバイスホール2の反ボ
ール電極側に、放熱板保持段部2bを設け、これにその
深さ以下の厚さを有する、半導体素子4がボンディング
された放熱板5を固着してなる。 【効果】 放熱板4表面がパッケージ基板1表面から突
出しないので、該表面に電子部品搭載用結合材料を例え
ばスクリーン印刷により形成することができ、作業者が
手でマニュアル的に形成する必要がない。従って、生産
性が向上し、低コスト化できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ボールグリッドア
レイパッケージ型半導体装置、特に放熱板により半導体
素子を放熱できるタイプのボールグリッドアレイパッケ
ージ型半導体装置に関する。
【0002】
【従来の技術】図4は半導体素子で発生した熱を放熱す
る放熱板を備えたボールグリッドアレイパッケージ型半
導体装置の従来例を示す断面図である。1は3層構造の
パッケージ基板で、中央部に下にゆくほど階段状に大き
くなるデバイスホール2を有し、該デバイスホール2の
下向き段部2a、2aには後述するボール電極と接続さ
れた配線膜の端部が露出している。3、3、・・・はパ
ッケージ基板1の下面に配設されたボール電極である。
【0003】4は例えば銅からなる放熱板で、その一方
の主面(下面)の中央部に半導体素子5が例えばエポキ
シ樹脂等からなる接着剤10を介して接着されており、
そして、該放熱板4の半導体素子5の外側の部分がパッ
ケージ基板1の上面のデバイスホール2の周りの部分に
接着材剤11を介して接着されてる。従って、半導体素
子5はデバイスホール2内に納まる。7、7、・・・は
半導体素子5の電極とパッケージ基板1の配線の内端と
の間を接続するコネクトワイヤ、8は半導体素子5を封
止する樹脂、9、9、・・・はパッケージ基板1の上面
に実装された電子部品、例えば受動部品であるチップコ
ンデンサあるいはチップ抵抗であり、パッケージ基板1
上面に接合材料を介して搭載されている。これは電気的
特性の向上を図るために設けられる。
【0004】図4に示したボールグリッドアレイパッケ
ージ型半導体装置は、半導体素子5から熱が発生したと
きその熱は放熱板5を通して外部(上側)へ放熱され
る。従って、放熱性を高くすることができるという利点
がある。
【0005】
【発明が解決しようとする課題】ところで、上記従来の
ボールグリッドアレイパッケージ型半導体装置には、放
熱板4がパッケージ基板1の上面から突出しているの
で、パッケージ基板1の上面に電子部品9、9、・・・
を搭載するための接合材料を例えばスクリーン印刷によ
り形成することができず、そのために、作業者の手によ
りマニュアル的に形成せざるを得なかった。そのため、
生産性が悪く、コスト増を招き、好ましくなかった。そ
こで、受動部品等の搭載をさける場合が少なくなかっ
た。しかし、これでは望む電気的特性を充分に得ること
ができない場合があった。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、ボールグリッドアレイパッケージ型
半導体装置において、パッケージ基板の反ボール電極側
の面への電子部品搭載用結合材料をスクリーン印刷等に
より自動的に形成することができるようにすることを目
的とする。
【0007】
【課題を解決するための手段】本発明ボールグリッドア
レイパッケージ型半導体装置は、パッケージ基板のデバ
イスホールの反ボール電極側に、放熱板保持段部を設
け、該放熱板保持段部に、これの深さ以下の厚さを有す
る、半導体素子がチップボンディングされた放熱板を固
着してなる。
【0008】従って、本発明ボールグリッドアレイパッ
ケージ型半導体装置によれば、放熱板がその厚さ以上の
深さの放熱板保持段部に周辺部にて接着されるので、放
熱板表面がパッケージ基板の反ボール電極側の面から突
出しない。依って、パッケージ基板の反ボール電極側の
表面に電子部品搭載用結合材料を例えばスクリーン印刷
により形成することができ、作業者が手でマニュアル的
に形成する必要がない。従って、電子部品搭載のための
結合材料の形成に要するコストを低減することができ
る。
【0009】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図1(A)乃至(C)は本発明
の第1の実施の形態を示し、(A)は断面図,(B)は
平面図、(C)は底面図である。図面において、1は4
層構造のパッケージ基板で、中央部に下にゆくほど階段
状に大きくなるデバイスホール2を有し、該デバイスホ
ール2の下向き段部2a、2aには後述するボール電極
と接続された配線膜の端部が露出している。
【0010】そして、該パッケージ基板1のデバイスホ
ール2の上部には上向きの段部2bが形成されており、
該パッケージ基板1の図4に示す従来のボールグリッド
アレイパッケージ型半導体装置のパッケージ基板1との
大きな違いは斯かる上向きの段部2bを有することであ
る。3、3、・・・はパッケージ基板1の下面に配設さ
れたボール電極である。
【0011】4は例えば銅からなる放熱板で、その厚さ
は上記段部2bの深さ以下にされている。そして、該放
熱板4の一方の主面(下面)の中央部に半導体素子5が
例えばエポキシ樹脂からなる接着剤10を介して接着さ
れており、そして、該放熱板4の半導体素子5接着部分
の外側がパッケージ基板1の上面のデバイスホール2の
周りの部分に接着されており、11はその接着剤であ
る。そして、半導体素子5はデバイスホール2内に納ま
り、また、放熱板4はパッケージ基板1の上面から食み
出さない。このように、放熱板4がパッケージ基板1の
上面から食み出さないようにされている点で、本ボール
グリッドアレイパッケージ型半導体装置は図4に示した
従来のボールグリッドアレイパッケージ型半導体装置と
大きく異なっている。
【0012】7、7、・・・は半導体素子5の電極とパ
ッケージ基板1の配線の内端との間を接続するコネクト
ワイヤ、8は半導体素子5を封止する樹脂である。9、
9、・・・は半導体素子5取付後にパッケージ基板1の
上面に実装された電子部品、例えば受動部品であるチッ
プコンデンサあるいはチップ抵抗であり、パッケージ基
板1上面に接合材料を介して搭載されている。これは電
気的特性の向上を図るために設けられる。
【0013】そして、受動部品9、9、・・・を取り付
けるための接合材料は半導体素子5取付より後の段階に
おいてスクリーン印刷により形成されたものであり、従
来においては作業者が手でマニュアルにより形成せざる
を得なかったが、本ボールグリッドアレイパッケージ型
半導体装置によれば、スクリーン印刷による形成が可能
になったのである。この電子部品9、9、・・・の搭載
はボールグリッドアレイパッケージ型半導体装置メーカ
ーが行っても良いが、ユーザー側が行っても良い。
【0014】図1に示したボールグリッドアレイパッケ
ージ型半導体装置は、図4に示したボールグリッドアレ
イパッケージ型半導体装置と同様に、半導体素子5から
熱が発生したときその熱は放熱板5を通して外部(上
側)へ放熱される。従って、放熱性において従来のもの
より劣ることはない。本ボールグリッドアレイパッケー
ジ型半導体装置によれば、放熱板4がその厚さ以上の深
さの上向きの放熱板保持段部2bに周辺部にて接着され
るので、放熱板4表面がパッケージ基板1の反ボール電
極側の面から突出しない。従って、パッケージ基板1の
反ボール電極側の表面に電子部品搭載用結合材料を例え
ばスクリーン印刷により形成することができ、作業者が
手でマニュアル的に形成する必要がない。従って、電子
部品搭載用材料の形成に要するコストを低減することが
できるのである。
【0015】従って、半導体素子5のI/O端子に接続
されるように電子部品搭載用結合材料をスクリーン印刷
により形成しておき、ユーザーが任意に選んだ例えばノ
イズ吸収用のコンデンサチップ等をI/O端子に接続す
ることができ、耐ノイズ性を高める等ユーザー側が任意
に電気的特性を向上させることのできるボールグリッド
アレイパッケージ型半導体装置を安価に提供するという
ことが本発明によって可能になるのである。
【0016】
【発明の実施の形態】図2は本発明ボールグリッドアレ
イパッケージ型半導体装置の第2の実施の形態を示すも
ので、本実施の形態は、電子部品としてコンデンサチッ
プ等の受動部品9と共に、プラスチックモールドされた
半導体デバイス12、12、・・・もパッケージ基板1
の上面に半田付けにより実装されており、この点で図1
のボールグリッドアレイパッケージ型半導体装置と相違
する。
【0017】
【発明の実施の形態】図3は本発明ボールグリッドアレ
イパッケージ型半導体装置の第3の実施の形態を示すも
ので、本実施の形態は、電子部品としてコンデンサチッ
プ等の受動部品9と共に、半導体デバイス13、13、
・・・がチップボンディング、ワイヤボンディング、レ
ジンモールドにより実装されている。このチップボンデ
ィング、ワイヤボンディング、レジンモールドは受動部
品9の搭載後に行われる。このように、本発明は種々の
形態で実施することができる。
【0018】
【発明の効果】以上に述べたように、本発明ボールグリ
ッドアレイパッケージ型半導体装置によれば、放熱板が
その厚さ以上の深さの放熱板保持段部に周辺部にて接着
されるので、放熱板表面がパッケージ基板の反ボール電
極側の面から突出しない。従って、パッケージ基板の反
ボール電極側の表面に電子部品搭載用結合材料を例えば
スクリーン印刷により形成することができ、作業者が手
でマニュアル的に形成する必要がない。従って、電子部
品搭載に要するコストを低減することができる。
【図面の簡単な説明】
【図1】(A)乃至(C)は本発明の第1の実施の形態
を示し、(A)は断面図,(B)は平面図、(C)は底
面図である。
【図2】本発明の第2の実施の形態を示す断面図であ
る。
【図3】本発明の第3の実施の形態を示す断面図であ
る。
【図4】ボールグリッドアレイパッケージ型半導体装置
の従来例を示す断面図である。
【符号の説明】
1 パッケージ基板 2 デバイスホール 2b 放熱板保持段部 3 ボール電極 4 放熱板 5 半導体素子 9 電子部品のうちの特に受動部品 12 電子部品のうちの特に能動部品 13 電子部品のうちの特に能動部品
───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬戸 啓司 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一方の面にボール電極が配設され、デバ
    イスホールを有するパッケージ基板の該デバイスホール
    の反ボール電極側に、放熱板保持段部を設け、 上記放熱板保持段部に、これの深さ以下の厚さを有する
    放熱板の周辺部を固着し、 上記放熱板のボール電極配設側の面に半導体素子をボン
    ディングし、 上記パッケージ基板の反ボール電極側面に電子部品搭載
    用結合材料を設けたことを特徴とするボールグリッドア
    レイパッケージ型半導体装置
  2. 【請求項2】 電子部品搭載用結合材料が能動部品又は
    受動部品搭載用であることを特徴とする請求項1記載の
    ボールグリッドアレイパッケージ型半導体装置
JP32977295A 1995-11-25 1995-11-25 ボールグリッドアレイパッケージ型半導体装置 Expired - Fee Related JP3348581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32977295A JP3348581B2 (ja) 1995-11-25 1995-11-25 ボールグリッドアレイパッケージ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32977295A JP3348581B2 (ja) 1995-11-25 1995-11-25 ボールグリッドアレイパッケージ型半導体装置

Publications (2)

Publication Number Publication Date
JPH09148486A true JPH09148486A (ja) 1997-06-06
JP3348581B2 JP3348581B2 (ja) 2002-11-20

Family

ID=18225099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32977295A Expired - Fee Related JP3348581B2 (ja) 1995-11-25 1995-11-25 ボールグリッドアレイパッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JP3348581B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050133A (ko) * 1997-12-16 1999-07-05 김영환 세라믹 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050133A (ko) * 1997-12-16 1999-07-05 김영환 세라믹 패키지

Also Published As

Publication number Publication date
JP3348581B2 (ja) 2002-11-20

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
JP3251323B2 (ja) 電子回路デバイス
KR101754031B1 (ko) 양면 기판 노출형 반도체 패키지
JPWO2006054339A1 (ja) 半導体装置
JP3348581B2 (ja) ボールグリッドアレイパッケージ型半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2524482B2 (ja) Qfp構造半導体装置
JPH0382060A (ja) 半導体装置
JPH05211256A (ja) 半導体装置
JPH07263618A (ja) 混成集積回路装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2736161B2 (ja) 半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JP3048707B2 (ja) 混成集積回路
JPH01186700A (ja) プリント配線板構造体
JP2541494B2 (ja) 半導体装置
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH04124860A (ja) 半導体パッケージ
JPH07221211A (ja) 半導体装置
JPH0613535A (ja) 電子部品搭載装置
JPH02234457A (ja) 放熱体を有する半導体装置用パッケージ
JPH05144985A (ja) 混成集積回路装置
JPH03200355A (ja) 樹脂封止型半導体装置
JP2513416B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees