JPH09167034A - ホールド回路 - Google Patents
ホールド回路Info
- Publication number
- JPH09167034A JPH09167034A JP7325791A JP32579195A JPH09167034A JP H09167034 A JPH09167034 A JP H09167034A JP 7325791 A JP7325791 A JP 7325791A JP 32579195 A JP32579195 A JP 32579195A JP H09167034 A JPH09167034 A JP H09167034A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- hold
- resistor
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】電源を切ってからＩＣがホールド状態になるま
での時間を短縮し、電源オフ後の消費電流を減らして、
バックアップ時間を長くできるホールド回路を提供する
ことを目的としている。 【解決手段】バックアップ電源を必要とする回路が内蔵
され且つシステムクロックを停止させるためのホールド
端子２２を備えたＩＣ２１の電源ＶDD端子３０と接地点
間に、バックアップ電源として働くコンデンサ２４を設
け、ホールド端子と接地点間にプルダウン用抵抗２９を
設ける。更に、通常動作時はオン状態で電源電圧をホー
ルド端子に印加し、電源の供給が遮断された時にオフし
てホールド端子を電源及びＩＣの電源端子から切り離す
トランジスタ２５を設け、電源がオフした時に、トラン
ジスタをオフしてホールド端子から電源及びＩＣの電源
端子を切り離し、ホールド端子をプルダウン用抵抗を介
して接地することを特徴とする。
での時間を短縮し、電源オフ後の消費電流を減らして、
バックアップ時間を長くできるホールド回路を提供する
ことを目的としている。 【解決手段】バックアップ電源を必要とする回路が内蔵
され且つシステムクロックを停止させるためのホールド
端子２２を備えたＩＣ２１の電源ＶDD端子３０と接地点
間に、バックアップ電源として働くコンデンサ２４を設
け、ホールド端子と接地点間にプルダウン用抵抗２９を
設ける。更に、通常動作時はオン状態で電源電圧をホー
ルド端子に印加し、電源の供給が遮断された時にオフし
てホールド端子を電源及びＩＣの電源端子から切り離す
トランジスタ２５を設け、電源がオフした時に、トラン
ジスタをオフしてホールド端子から電源及びＩＣの電源
端子を切り離し、ホールド端子をプルダウン用抵抗を介
して接地することを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、バックアップ電
源を必要とする回路が内蔵され且つシステムクロックを
停止させるためのホールド端子を備えたＩＣにおけるホ
ールド端子を制御するためのホールド回路に関する。
源を必要とする回路が内蔵され且つシステムクロックを
停止させるためのホールド端子を備えたＩＣにおけるホ
ールド端子を制御するためのホールド回路に関する。
【０００２】
【従来の技術】従来、バックアップ電源を必要とする回
路が内蔵され、システムクロックを停止させるホールド
端子を備えたＩＣは、例えば図３に示すようなダイオー
ドとコンデンサとから成るホールド回路によって制御さ
れている。すなわち、ＩＣ１１の電源ＶDD端子１２に
は、ダイオード１３のアノード及びコンデンサ１４の一
方の電極がそれぞれ接続される。上記ダイオード１３の
カソード及びＩＣ１１のホールド端子１５はそれぞれ電
源１６に接続され、上記コンデンサ１４の他方の電極は
接地されている。このコンデンサ１４は、ＩＣ１１の通
常動作時に充電され、電源１６が遮断された時に上記Ｉ
Ｃ１１の電源ＶDD端子１２にバックアップ用の電圧を与
えるバックアップ電源として働く。上記ＩＣ１１は、ホ
ールド端子１５に“Ｈ”レベルの電位が与えられた時は
通常動作し、“Ｌ”レベルの電位が与えられた時にはシ
ステムクロックをホールド状態にして動作を停止する。
路が内蔵され、システムクロックを停止させるホールド
端子を備えたＩＣは、例えば図３に示すようなダイオー
ドとコンデンサとから成るホールド回路によって制御さ
れている。すなわち、ＩＣ１１の電源ＶDD端子１２に
は、ダイオード１３のアノード及びコンデンサ１４の一
方の電極がそれぞれ接続される。上記ダイオード１３の
カソード及びＩＣ１１のホールド端子１５はそれぞれ電
源１６に接続され、上記コンデンサ１４の他方の電極は
接地されている。このコンデンサ１４は、ＩＣ１１の通
常動作時に充電され、電源１６が遮断された時に上記Ｉ
Ｃ１１の電源ＶDD端子１２にバックアップ用の電圧を与
えるバックアップ電源として働く。上記ＩＣ１１は、ホ
ールド端子１５に“Ｈ”レベルの電位が与えられた時は
通常動作し、“Ｌ”レベルの電位が与えられた時にはシ
ステムクロックをホールド状態にして動作を停止する。
【０００３】ＩＣ１１にバックアップ電源を必要とする
回路、例えばバックアップメモリが内蔵され、このＩＣ
１１を使用しない時に上記バックアップメモリに情報を
残す必要がある場合には、電源１６を切った時、システ
ムクロックを止めることでＩＣ１１の動作を停止させる
とともに、コンデンサ１４から電源を供給してバックア
ップメモリを駆動し、ＩＣ１１の消費電流を減らしてい
る。
回路、例えばバックアップメモリが内蔵され、このＩＣ
１１を使用しない時に上記バックアップメモリに情報を
残す必要がある場合には、電源１６を切った時、システ
ムクロックを止めることでＩＣ１１の動作を停止させる
とともに、コンデンサ１４から電源を供給してバックア
ップメモリを駆動し、ＩＣ１１の消費電流を減らしてい
る。
【０００４】しかしながら、上記のような構成では、図
４に示すように、回路が有する容量により、電源１６を
切ってからＩＣ１１のシステムクロックが停止してホー
ルド状態になるまでに長い時間を要する。その間、すな
わち、電源オフの時刻ｔ１からシステムクロックが停止
する時刻ｔ２までの期間はＩＣ１１が駆動状態になって
いるため、バックアップ用のコンデンサ１４の電荷が浪
費され、バックアップ時間（ｔ２，ｔ３間）が短かくな
ってしまうという問題がある。
４に示すように、回路が有する容量により、電源１６を
切ってからＩＣ１１のシステムクロックが停止してホー
ルド状態になるまでに長い時間を要する。その間、すな
わち、電源オフの時刻ｔ１からシステムクロックが停止
する時刻ｔ２までの期間はＩＣ１１が駆動状態になって
いるため、バックアップ用のコンデンサ１４の電荷が浪
費され、バックアップ時間（ｔ２，ｔ３間）が短かくな
ってしまうという問題がある。
【０００５】
【発明が解決しようとする課題】上記のように従来のホ
ールド回路は、電源を切ってからＩＣがホールド状態に
なるまでに長い時間を要し、その間、ＩＣが駆動状態に
なっているため、バックアップ用のコンデンサの電荷が
浪費され、バックアップ時間が短かくなってしまうとい
う問題があった。
ールド回路は、電源を切ってからＩＣがホールド状態に
なるまでに長い時間を要し、その間、ＩＣが駆動状態に
なっているため、バックアップ用のコンデンサの電荷が
浪費され、バックアップ時間が短かくなってしまうとい
う問題があった。
【０００６】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、電源を切ってか
らＩＣがホールド状態になるまでの時間を短縮でき、シ
ステムの電源オフ後の消費電流を減らして、バックアッ
プ時間を長くできるホールド回路を提供することにあ
る。
れたもので、その目的とするところは、電源を切ってか
らＩＣがホールド状態になるまでの時間を短縮でき、シ
ステムの電源オフ後の消費電流を減らして、バックアッ
プ時間を長くできるホールド回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】請求項１に記載したこの
発明のホールド回路は、バックアップ電源を必要とする
回路が内蔵され且つシステムクロックを停止させるため
のホールド端子を備えたＩＣの電源端子と接地点間に設
けられ、電源の供給が遮断された時に前記ＩＣのバック
アップ用電源として働くバックアップ電位供給手段と、
前記ホールド端子と接地点間に接続される負荷手段と、
通常動作時にオン状態で電源電圧を前記ＩＣのホールド
端子に印加し、電源の供給が停止された時にオフ状態と
なって前記ホールド端子を電源及び前記ＩＣの電源端子
から切り離すスイッチ手段とを具備することを特徴とし
ている。
発明のホールド回路は、バックアップ電源を必要とする
回路が内蔵され且つシステムクロックを停止させるため
のホールド端子を備えたＩＣの電源端子と接地点間に設
けられ、電源の供給が遮断された時に前記ＩＣのバック
アップ用電源として働くバックアップ電位供給手段と、
前記ホールド端子と接地点間に接続される負荷手段と、
通常動作時にオン状態で電源電圧を前記ＩＣのホールド
端子に印加し、電源の供給が停止された時にオフ状態と
なって前記ホールド端子を電源及び前記ＩＣの電源端子
から切り離すスイッチ手段とを具備することを特徴とし
ている。
【０００８】請求項２に示すように、前記バックアップ
電位供給手段は、前記ＩＣの電源端子と接地点間に接続
され、前記ＩＣの通常動作時に充電されるコンデンサで
あることを特徴とする。
電位供給手段は、前記ＩＣの電源端子と接地点間に接続
され、前記ＩＣの通常動作時に充電されるコンデンサで
あることを特徴とする。
【０００９】請求項３に示すように、前記負荷手段は、
前記ＩＣのホールド端子と接地点間に接続され、前記ス
イッチ手段のオフ状態時に前記ホールド端子を接地する
プルダウン用の抵抗であることを特徴とする。
前記ＩＣのホールド端子と接地点間に接続され、前記ス
イッチ手段のオフ状態時に前記ホールド端子を接地する
プルダウン用の抵抗であることを特徴とする。
【００１０】請求項４に示すように、前記スイッチ手段
は、電流通路の一端が前記電源に接続され、電流通路の
他端が前記ホールド端子に接続され、前記ＩＣの電源端
子の電位に基づいて導通制御されるトランジスタを備え
ることを特徴とする。
は、電流通路の一端が前記電源に接続され、電流通路の
他端が前記ホールド端子に接続され、前記ＩＣの電源端
子の電位に基づいて導通制御されるトランジスタを備え
ることを特徴とする。
【００１１】請求項５に示すように、前記スイッチ手段
は、前記ＩＣのホールド端子と前記トランジスタの制御
電極との間に接続される第１の抵抗と、一端が電源に接
続された第２の抵抗と、アノードが前記第２の抵抗の他
端に接続され、カソードが前記ＩＣの電源端子に接続さ
れたダイオードとを更に具備することを特徴とする。
は、前記ＩＣのホールド端子と前記トランジスタの制御
電極との間に接続される第１の抵抗と、一端が電源に接
続された第２の抵抗と、アノードが前記第２の抵抗の他
端に接続され、カソードが前記ＩＣの電源端子に接続さ
れたダイオードとを更に具備することを特徴とする。
【００１２】また、請求項６に記載したこの発明のホー
ルド回路は、バックアップ電源を必要とする回路が内蔵
され且つシステムクロックを停止させるホールド端子を
備えたＩＣの電源端子と接地点間に設けられ、前記ＩＣ
の通常動作時に充電され、電源が遮断された時に前記Ｉ
Ｃのバックアップ用電源として働くコンデンサと、前記
ＩＣのホールド端子と接地点間に接続されたプルダウン
用の第１の抵抗と、一端が前記ＩＣのホールド端子に接
続された第２の抵抗と、一端が前記ＩＣの電源端子に接
続されたベース電流調整用の第３の抵抗と、エミッタが
電源に接続され、コレクタが前記第２の抵抗の他端に接
続され、ベースが前記第３の抵抗の他端に接続され、通
常動作時にオン状態で電源を前記ＩＣのホールド端子に
供給し、電源の供給が停止された時にオフ状態となって
前記ホールド端子を電源及び前記ＩＣの電源端子から切
り離すトランジスタと、一端が前記電源に接続された第
４の抵抗と、アノードが前記第４の抵抗の他端に接続さ
れ、カソードが前記ＩＣの電源端子に接続されたダイオ
ードとを具備することを特徴としている。
ルド回路は、バックアップ電源を必要とする回路が内蔵
され且つシステムクロックを停止させるホールド端子を
備えたＩＣの電源端子と接地点間に設けられ、前記ＩＣ
の通常動作時に充電され、電源が遮断された時に前記Ｉ
Ｃのバックアップ用電源として働くコンデンサと、前記
ＩＣのホールド端子と接地点間に接続されたプルダウン
用の第１の抵抗と、一端が前記ＩＣのホールド端子に接
続された第２の抵抗と、一端が前記ＩＣの電源端子に接
続されたベース電流調整用の第３の抵抗と、エミッタが
電源に接続され、コレクタが前記第２の抵抗の他端に接
続され、ベースが前記第３の抵抗の他端に接続され、通
常動作時にオン状態で電源を前記ＩＣのホールド端子に
供給し、電源の供給が停止された時にオフ状態となって
前記ホールド端子を電源及び前記ＩＣの電源端子から切
り離すトランジスタと、一端が前記電源に接続された第
４の抵抗と、アノードが前記第４の抵抗の他端に接続さ
れ、カソードが前記ＩＣの電源端子に接続されたダイオ
ードとを具備することを特徴としている。
【００１３】上記のような構成によれば、ＩＣの電源オ
フ後に、スイッチ手段（またはトランジスタ）がオフ状
態になるので、ホールド端子を電源及びＩＣの電源端子
から切り離し、ホールド端子を負荷手段（プルダウン用
の第１の抵抗）によって接地するので、ＩＣのシステム
クロックを速やかに停止させることができる。これによ
って、ＩＣの消費電流を低減し、バックアップ電源の浪
費を防止できる。この結果、電源オフ後のバックアップ
時間を長くすることができる。
フ後に、スイッチ手段（またはトランジスタ）がオフ状
態になるので、ホールド端子を電源及びＩＣの電源端子
から切り離し、ホールド端子を負荷手段（プルダウン用
の第１の抵抗）によって接地するので、ＩＣのシステム
クロックを速やかに停止させることができる。これによ
って、ＩＣの消費電流を低減し、バックアップ電源の浪
費を防止できる。この結果、電源オフ後のバックアップ
時間を長くすることができる。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態に係るホールド回路を示している。ＩＣ２１には
バックアップメモリ等のバックアップ電源を必要とする
回路が内蔵され、且つシステムクロックを停止させるた
めのホールド端子２２を備えており、このホールド端子
２２に“Ｈ”レベルの電位が印加された時に通常動作、
“Ｌ”レベルの電位が印加された時にシステムクロック
が停止されるようになっている。
いて図面を参照して説明する。図１は、この発明の実施
の形態に係るホールド回路を示している。ＩＣ２１には
バックアップメモリ等のバックアップ電源を必要とする
回路が内蔵され、且つシステムクロックを停止させるた
めのホールド端子２２を備えており、このホールド端子
２２に“Ｈ”レベルの電位が印加された時に通常動作、
“Ｌ”レベルの電位が印加された時にシステムクロック
が停止されるようになっている。
【００１５】ホールド回路は、ダイオード２３、コンデ
ンサ２４、ＰＮＰ型のバイポーラトランジスタ２５、及
び抵抗２６〜２９を備えている。ＩＣ２１の電源ＶDD端
子３０には、ダイオード２３のカソードとベース電流調
整用の抵抗２６の一端が接続されている。上記ダイオー
ド２３のアノードと電源３１間には抵抗２７が接続され
ている。上記抵抗２６の他端はトランジスタ２５のベー
スに接続され、このトランジスタ２５のエミッタは電源
３１に、コレクタは抵抗２８の一端にそれぞれ接続され
ている。また、上記電源ＶDD端子３０と接地点間には、
コンデンサ２４が接続されている。このコンデンサ２４
は、電源３１のオフ時にＩＣ２１に内蔵されたバックア
ップメモリのバックアップ用電源として用いられる。
ンサ２４、ＰＮＰ型のバイポーラトランジスタ２５、及
び抵抗２６〜２９を備えている。ＩＣ２１の電源ＶDD端
子３０には、ダイオード２３のカソードとベース電流調
整用の抵抗２６の一端が接続されている。上記ダイオー
ド２３のアノードと電源３１間には抵抗２７が接続され
ている。上記抵抗２６の他端はトランジスタ２５のベー
スに接続され、このトランジスタ２５のエミッタは電源
３１に、コレクタは抵抗２８の一端にそれぞれ接続され
ている。また、上記電源ＶDD端子３０と接地点間には、
コンデンサ２４が接続されている。このコンデンサ２４
は、電源３１のオフ時にＩＣ２１に内蔵されたバックア
ップメモリのバックアップ用電源として用いられる。
【００１６】一方、ＩＣ２１のホールド端子２２には上
記抵抗２８の他端が接続されており、上記ホールド端子
２２と接地点間には、プルダウン用の抵抗２９が接続さ
れている。
記抵抗２８の他端が接続されており、上記ホールド端子
２２と接地点間には、プルダウン用の抵抗２９が接続さ
れている。
【００１７】図１に示す回路においては、電源３１から
抵抗２７及びダイオード２３を介してＩＣ２１の電源Ｖ
DD端子３０に電圧が印加されている時には、トランジス
タ２５はオン状態になっている。これに対し、電源３１
がオフ、すなわち電源の供給が停止されるとこのトラン
ジスタ２５がオフ状態になる。これによって、ホールド
端子２２は、電源３１及びＩＣ２１の電源ＶDD端子３０
から切り離され、プルダウン用の抵抗２９を介して接地
されるので、この端子２２の電位が急速に“Ｌ”レベル
に低下し、ＩＣ２１のシステムクロックを停止状態にす
る。この際、コンデンサ２４からＩＣ２５の電源ＶDD端
子３０に電圧が印加され、バックアップメモリに電源が
供給されて駆動される。
抵抗２７及びダイオード２３を介してＩＣ２１の電源Ｖ
DD端子３０に電圧が印加されている時には、トランジス
タ２５はオン状態になっている。これに対し、電源３１
がオフ、すなわち電源の供給が停止されるとこのトラン
ジスタ２５がオフ状態になる。これによって、ホールド
端子２２は、電源３１及びＩＣ２１の電源ＶDD端子３０
から切り離され、プルダウン用の抵抗２９を介して接地
されるので、この端子２２の電位が急速に“Ｌ”レベル
に低下し、ＩＣ２１のシステムクロックを停止状態にす
る。この際、コンデンサ２４からＩＣ２５の電源ＶDD端
子３０に電圧が印加され、バックアップメモリに電源が
供給されて駆動される。
【００１８】上記のような構成によれば、図２に示すよ
うに、電源がオフになった時刻ｔ１からシステムクロッ
クが停止する時刻ｔ２までの期間を短縮でき、短時間で
システムクロックが停止するため、その間のバックアッ
プ電源の消費は少なくなり、バックアップ電源が切れる
までの時間を図３に示した回路に比して長くできる。な
お、この発明は上記図１に示した回路に限定されるもの
ではなく、要旨を逸脱しない範囲で種々変形して実施可
能なのは勿論である。
うに、電源がオフになった時刻ｔ１からシステムクロッ
クが停止する時刻ｔ２までの期間を短縮でき、短時間で
システムクロックが停止するため、その間のバックアッ
プ電源の消費は少なくなり、バックアップ電源が切れる
までの時間を図３に示した回路に比して長くできる。な
お、この発明は上記図１に示した回路に限定されるもの
ではなく、要旨を逸脱しない範囲で種々変形して実施可
能なのは勿論である。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、電源を切ってからＩＣがホールド状態になるまでの
時間を短縮でき、システムの電源オフ後の消費電流を減
らして、バックアップ時間を長くできるホールド回路が
得られる。
ば、電源を切ってからＩＣがホールド状態になるまでの
時間を短縮でき、システムの電源オフ後の消費電流を減
らして、バックアップ時間を長くできるホールド回路が
得られる。
【図１】この発明の実施の形態に係るホールド回路につ
いて説明するための回路図。
いて説明するための回路図。
【図２】この発明のホールド回路におけるバックアップ
電源の消費量について説明するためのもので、図１に示
した回路におけるＩＣの動作とコンデンサの充電量との
関係を時間の経過とともに示す図。
電源の消費量について説明するためのもので、図１に示
した回路におけるＩＣの動作とコンデンサの充電量との
関係を時間の経過とともに示す図。
【図３】従来のホールド回路について説明するための回
路図。
路図。
【図４】従来のホールド回路におけるバックアップ電源
の消費量について説明するためのもので、図３に示した
回路におけるＩＣの動作とコンデンサの充電量との関係
を時間の経過とともに示す図。
の消費量について説明するためのもので、図３に示した
回路におけるＩＣの動作とコンデンサの充電量との関係
を時間の経過とともに示す図。
２１…ＩＣ、２２…ホールド端子、２３…ダイオード、
２４…コンデンサ（バックアップ電位供給手段）、２５
…トランジスタ（スイッチ手段）、２６〜２９…抵抗、
３０…電源端子、３１…電源。
２４…コンデンサ（バックアップ電位供給手段）、２５
…トランジスタ（スイッチ手段）、２６〜２９…抵抗、
３０…電源端子、３１…電源。
Claims (6)
- 【請求項１】 バックアップ電源を必要とする回路が内
蔵され且つシステムクロックを停止させるためのホール
ド端子を備えたＩＣの電源端子と接地点間に設けられ、
電源の供給が遮断された時に前記ＩＣのバックアップ用
電源として働くバックアップ電位供給手段と、前記ホー
ルド端子と接地点間に接続される負荷手段と、通常動作
時にオン状態で電源電圧を前記ＩＣのホールド端子に印
加し、電源の供給が停止された時にオフ状態となって前
記ホールド端子を電源及び前記ＩＣの電源端子から切り
離すスイッチ手段とを具備することを特徴とするホール
ド回路。 - 【請求項２】 前記バックアップ電位供給手段は、前記
ＩＣの電源端子と接地点間に接続され、前記ＩＣの通常
動作時に充電されるコンデンサであることを特徴とする
請求項１に記載のホールド回路。 - 【請求項３】 前記負荷手段は、前記ＩＣのホールド端
子と接地点間に接続され、前記スイッチ手段のオフ状態
時に前記ホールド端子を接地するプルダウン用の抵抗で
あることを特徴とする請求項１または２に記載のホール
ド回路。 - 【請求項４】 前記スイッチ手段は、電流通路の一端が
前記電源に接続され、電流通路の他端が前記ホールド端
子に接続され、前記ＩＣの電源端子の電位に基づいて導
通制御されるトランジスタを備えることを特徴とする請
求項１ないし３いずれか１つの項に記載のホールド回
路。 - 【請求項５】 前記スイッチ手段は、前記ＩＣのホール
ド端子と前記トランジスタの制御電極との間に接続され
る第１の抵抗と、一端が電源に接続された第２の抵抗
と、アノードが前記第２の抵抗の他端に接続され、カソ
ードが前記ＩＣの電源端子に接続されたダイオードとを
更に具備することを特徴とする請求項４に記載のホール
ド回路。 - 【請求項６】 バックアップ電源を必要とする回路が内
蔵され且つシステムクロックを停止させるホールド端子
を備えたＩＣの電源端子と接地点間に設けられ、前記Ｉ
Ｃの通常動作時に充電され、電源が遮断された時に前記
ＩＣのバックアップ用電源として働くコンデンサと、前
記ＩＣのホールド端子と接地点間に接続されたプルダウ
ン用の第１の抵抗と、一端が前記ＩＣのホールド端子に
接続された第２の抵抗と、一端が前記ＩＣの電源端子に
接続されたベース電流調整用の第３の抵抗と、エミッタ
が電源に接続され、コレクタが前記第２の抵抗の他端に
接続され、ベースが前記第３の抵抗の他端に接続され、
通常動作時にオン状態で電源を前記ＩＣのホールド端子
に供給し、電源の供給が停止された時にオフ状態となっ
て前記ホールド端子を電源及び前記ＩＣの電源端子から
切り離すトランジスタと、一端が前記電源に接続された
第４の抵抗と、アノードが前記第４の抵抗の他端に接続
され、カソードが前記ＩＣの電源端子に接続されたダイ
オードとを具備することを特徴とするホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325791A JPH09167034A (ja) | 1995-12-14 | 1995-12-14 | ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325791A JPH09167034A (ja) | 1995-12-14 | 1995-12-14 | ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09167034A true JPH09167034A (ja) | 1997-06-24 |
Family
ID=18180648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325791A Withdrawn JPH09167034A (ja) | 1995-12-14 | 1995-12-14 | ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09167034A (ja) |
-
1995
- 1995-12-14 JP JP7325791A patent/JPH09167034A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754160A (en) | Power supply switching circuit | |
| JP2818508B2 (ja) | 小形携帯用電子装置 | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| JP4341156B2 (ja) | 車両用電源装置 | |
| JP2864050B2 (ja) | 電源切り換え回路 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| JPS5847455Y2 (ja) | 自動電力オフ装置 | |
| JPS6353566B2 (ja) | ||
| JPH039378Y2 (ja) | ||
| JPH029394Y2 (ja) | ||
| JP2002149250A (ja) | 定電流回路 | |
| JPS58186388A (ja) | 直流モ−タ | |
| JP2602554Y2 (ja) | 信号出力回路 | |
| JP3033862B2 (ja) | スイッチング素子の誤動作防止回路 | |
| JPH0717240Y2 (ja) | バッテリーのバックアップ回路 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JPS644289Y2 (ja) | ||
| JPS6016054B2 (ja) | リレ−駆動回路 | |
| JPH065983B2 (ja) | 電源制御回路 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPH0742105U (ja) | ソレノイド駆動回路 | |
| JPS62290110A (ja) | リアクタンス素子駆動回路 | |
| JP2001251779A (ja) | 充電電池および充電電池パック | |
| JPH0435942Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |